La Corporación Estatal Rostec y la empresa tecnológica Yadro (ICS Holding) tienen la intención de desarrollar e iniciar la producción de un nuevo procesador para portátiles, PC y servidores, basado en la arquitectura RISC-V, hasta 2025. Está previsto equipar los lugares de trabajo de las divisiones Rostec y de las instituciones del Ministerio de Educación y Ciencia, del Ministerio de Educación y del Ministerio de Salud de la Federación de Rusia con ordenadores basados en el nuevo procesador. En el proyecto se invertirán 27,8 mil millones de rublos (incluidos 9,8 mil millones del presupuesto federal), una cantidad superior a la inversión total en la producción de procesadores de Elbrus y Baikal. De acuerdo con el plan de negocios, en 2025 planean vender 60 mil sistemas basados en nuevos procesadores y ganar 7 mil millones de rublos por ello.
Desde 2019, Yadro, una empresa de servidores y almacenamiento, es propietaria de Syntacore, que es uno de los desarrolladores más antiguos de núcleos IP RISC-V (IP Core) abiertos y comerciales especializados, y también es uno de los fundadores de la organización sin fines de lucro. RISC-V International, que supervisa el desarrollo de la arquitectura del conjunto de instrucciones RISC-V. Por tanto, existen recursos, experiencia y competencia más que suficientes para crear un nuevo chip RISC-V.
Se informa que el chip en desarrollo incluirá un procesador de 8 núcleos que funcionará a 2 GHz. Para la producción está previsto utilizar el proceso técnico de 12 nm (a modo de comparación, en 2023 Intel planea producir un chip basado en el núcleo SiFive P550 RISC-V utilizando tecnología de 7 nm, y en 2022 en China se espera que produzca el chip XiangShan , operando también a una frecuencia de 2 GHz, utilizando el proceso técnico de 14 nm).
Actualmente, Syntacore ofrece licencias del núcleo RISC-V SCR7, adecuado para su uso en computadoras de consumo y que admite el uso de sistemas basados en Linux. SCR7 implementa la arquitectura del conjunto de instrucciones RISC-V RV64GC e incluye un controlador de memoria virtual con soporte de páginas de memoria, MMU, cachés L1/L2, unidad de punto flotante, tres niveles de privilegios, interfaces compatibles con AXI4 y ACE y soporte SMP (hasta 8 núcleos).
En cuanto al software, el soporte RISC-V se está desarrollando con éxito en Debian GNU/Linux. Además, a finales de junio, Canonical anunció la formación de versiones listas para usar de Ubuntu 20.04 LTS y 21.04 para las placas RISC-V SiFive HiFive Unmatched y SiFive HiFive Unleashed. RISC-V también se ha portado recientemente a la plataforma Android. Cabe destacar que Yadro ha sido miembro Plata de la Fundación Linux desde 2017, y también es miembro del consorcio de la Fundación OpenPOWER, que promueve la arquitectura del conjunto de instrucciones (ISA) OpenPOWER.
Recuerde que RISC-V proporciona un sistema de instrucción de máquina abierto y flexible que permite construir microprocesadores para aplicaciones arbitrarias sin requerir regalías ni imponer condiciones de uso. RISC-V le permite crear procesadores y SoC completamente abiertos. Actualmente, basándose en la especificación RISC-V, diferentes empresas y comunidades bajo diversas licencias libres (BSD, MIT, Apache 2.0) están desarrollando varias docenas de variantes de núcleos de microprocesadores, SoC y chips ya producidos. Los sistemas operativos con soporte de alta calidad para RISC-V incluyen GNU/Linux (presente desde los lanzamientos de Glibc 2.27, binutils 2.30, gcc 7 y el kernel de Linux 4.15) y FreeBSD.
Fuente: opennet.ru