{"id":101722,"date":"2021-10-22T10:23:30","date_gmt":"2021-10-22T08:23:30","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/kompaniya-sifive-predstavila-yadro-risc-v-operezhayushhee-po-proizvoditelnosti-arm-cortex-a78"},"modified":"2021-10-22T10:23:30","modified_gmt":"2021-10-22T08:23:30","slug":"kompaniya-sifive-predstavila-yadro-risc-v-operezhayushhee-po-proizvoditelnosti-arm-cortex-a78","status":"publish","type":"post","link":"https:\/\/prohoster.info\/es\/blog\/news\/kompaniya-sifive-predstavila-yadro-risc-v-operezhayushhee-po-proizvoditelnosti-arm-cortex-a78","title":{"rendered":"La empresa SiFive ha presentado un n\u00facleo RISC-V que supera en rendimiento al ARM Cortex-A78.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
La empresa SiFive, fundada por los creadores de la arquitectura de conjunto de instrucciones RISC-V y que en su momento desarroll\u00f3 el primer prototipo de procesador basado en RISC-V, ha presentado un nuevo n\u00facleo CPU RISC-V en la l\u00ednea SiFive Performance, que es un 50% m\u00e1s r\u00e1pido que el anterior n\u00facleo insignia P550 y supera en rendimiento al ARM Cortex-A78, el procesador m\u00e1s potente basado en arquitectura ARM. Los SoC basados en el nuevo n\u00facleo est\u00e1n orientados principalmente a sistemas de servidores y estaciones de trabajo, aunque tambi\u00e9n es posible la creaci\u00f3n de versiones reducidas para dispositivos m\u00f3viles y embebidos. <\/p>\n
Se ha declarado que, en comparaci\u00f3n con el P550, el nuevo n\u00facleo de procesador de SiFive contiene 16 MB de cach\u00e9 L3 en lugar de 4 MB, puede combinar hasta 16 n\u00facleos en un solo chip en lugar de 4, opera a una frecuencia de hasta 3.5 GHz en lugar de 2.4 GHz, admite memoria DDR5 y el bus PCI-Express 5.0. La arquitectura general del nuevo n\u00facleo es similar a la del P550 y tambi\u00e9n tiene un car\u00e1cter modular, que permite agregar bloques adicionales con aceleradores especializados o GPU al SoC. Se planea publicar m\u00e1s detalles en diciembre, y los datos RTL listos para experimentaci\u00f3n en FPGA se publicar\u00e1n el pr\u00f3ximo a\u00f1o. <\/p>\n
RISC-V proporciona un sistema de instrucciones de m\u00e1quina abierto y flexible que permite crear SoC y microprocesadores totalmente abiertos para aplicaciones variadas, sin necesidad de regal\u00edas y sin imponer condiciones para su uso. Actualmente, sobre la base de la especificaci\u00f3n RISC-V, diversas empresas y comunidades est\u00e1n desarrollando 111 variantes de n\u00facleos de microprocesadores bajo distintas licencias libres (BSD, MIT, Apache 2.0), junto con 31 plataformas, 12 SoC y 12 productos listos. \n Fuente: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"