{"id":103469,"date":"2022-03-03T15:36:38","date_gmt":"2022-03-03T13:36:39","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/intel-amd-i-arm-predstavili-ucie-otkrytyj-standart-dlya-chipletov"},"modified":"2022-03-03T15:36:38","modified_gmt":"2022-03-03T13:36:39","slug":"intel-amd-i-arm-predstavili-ucie-otkrytyj-standart-dlya-chipletov","status":"publish","type":"post","link":"https:\/\/prohoster.info\/es\/blog\/news\/intel-amd-i-arm-predstavili-ucie-otkrytyj-standart-dlya-chipletov","title":{"rendered":"Intel, AMD y ARM han presentado UCIe, un est\u00e1ndar abierto para chiplets","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Se ha anunciado la formaci\u00f3n del consorcio UCIe (Universal Chiplet Interconnect Express), dirigido al desarrollo de especificaciones abiertas y la creaci\u00f3n de un ecosistema para la tecnolog\u00eda de chiplets. Los chiplets permiten crear circuitos integrados h\u00edbridos combinados (m\u00f3dulos multichip) formados por bloques semiconductores independientes, no vinculados a un solo fabricante y que interact\u00faan entre s\u00ed a trav\u00e9s de la interfaz est\u00e1ndar de alta velocidad UCIe.
<\/center> <\/p>\n
Para desarrollar una soluci\u00f3n especializada, como la creaci\u00f3n de un procesador con un acelerador embebido para aprendizaje autom\u00e1tico o procesamiento de operaciones de red, el uso de UCIe permite utilizar chiplets existentes con n\u00facleos de procesador o aceleradores ofrecidos por diferentes fabricantes. Si no hay soluciones est\u00e1ndar disponibles, se puede crear un chiplet propio con la funcionalidad necesaria, aplicando las tecnolog\u00edas y soluciones preferidas. <\/p>\n
Despu\u00e9s de esto, solo es necesario combinar los chiplets elegidos, utilizando una disposici\u00f3n modular al estilo de los bloques LEGO (la tecnolog\u00eda propuesta es algo similar al uso de placas PCIe para ensamblar el interior de una computadora, pero a nivel de circuitos integrados). El intercambio de datos y la interacci\u00f3n entre los chiplets se realiza a trav\u00e9s de una interfaz de alta velocidad UCIe, y para la disposici\u00f3n de bloques se utiliza la par\u00e1frasis 'sistema en un paquete' (SoP, system-on-package) en lugar de 'sistema en un chip' (SoC, system-on-chip). <\/p>\n
En comparaci\u00f3n con SoC, la tecnolog\u00eda de chiplets permite la creaci\u00f3n de bloques semiconductores intercambiables y reutilizables que se pueden aplicar en diferentes dispositivos, lo que reduce significativamente el costo de desarrollo de chips. En sistemas basados en chiplets, pueden combinarse diferentes arquitecturas y procesos de fabricaci\u00f3n, ya que cada chiplet funciona de manera independiente, interactuando a trav\u00e9s de interfaces est\u00e1ndar; en un solo producto pueden coexistir bloques con diferentes arquitecturas de conjunto de instrucciones (ISA), como RISC-V, ARM y x86. El uso de chiplets tambi\u00e9n simplifica las pruebas, ya que cada chiplet puede ser probado de manera individual antes de integrarse en la soluci\u00f3n final.
<\/center> <\/p>\n
Las empresas Intel, AMD, ARM, Qualcomm, Samsung, ASE (Advanced Semiconductor Engineering), Google Cloud, Meta\/Facebook, Microsoft y Taiwan Semiconductor Manufacturing Company se han unido a la iniciativa para promover la tecnolog\u00eda de chiplets. Se present\u00f3 al p\u00fablico la especificaci\u00f3n abierta UCIe 1.0, que estandariza los m\u00e9todos de conexi\u00f3n de circuitos integrados en una base com\u00fan, pila de protocolos, modelo de software y proceso de prueba. Se anunci\u00f3 soporte para las interfaces de conexi\u00f3n de chiplets PCIe (PCI Express) y CXL (Compute Express Link). \n Fuente: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"
![\"Intel,](\"\/wp-content\/uploads\/2022\/03\/df0a0fc13f353218153a6a7017a9df14.jpg\")
<\/center> <\/p>\n![\"Intel,](\"\/wp-content\/uploads\/2022\/03\/35be0baf53df78c988a109496152cf89.jpg\")
<\/center> <\/p>\n