La compa\u00f1\u00eda Microsoft ha abierto los desarrollos relacionados con el proyecto CHERIoT (Capability Hardware Extension to RISC-V for Internet of Things), que tiene como objetivo bloquear problemas de seguridad en el c\u00f3digo existente en los lenguajes C y C++. CHERIoT ofrece una soluci\u00f3n que permite proteger las bases de c\u00f3digo existentes en C\/C++ sin necesidad de reescribirlas. La protecci\u00f3n se implementa a trav\u00e9s de un compilador modificado, que utiliza un conjunto de instrucciones de procesador (ISA) ampliado, proporcionado por el procesador y que rastrea el acceso a la memoria a nivel de hardware, verifica la correcci\u00f3n de las operaciones con punteros y asegura la aislamiento de bloques de c\u00f3digo. <\/p>\n
El proyecto se ha creado teniendo en cuenta que la naturaleza de bajo nivel del lenguaje C se convierte en una fuente de errores al trabajar con la memoria, lo que lleva a problemas como desbordamientos de b\u00fafer, el acceso a memoria ya liberada, la desreferenciaci\u00f3n de punteros o la doble liberaci\u00f3n de memoria. La pr\u00e1ctica muestra que incluso grandes corporaciones, como Google y Microsoft, que tienen pol\u00edticas estrictas de revisi\u00f3n de cambios y utilizan m\u00e9todos modernos de desarrollo y herramientas de an\u00e1lisis est\u00e1tico, no pueden garantizar la ausencia de errores al trabajar con la memoria (por ejemplo, alrededor del 70% de las vulnerabilidades en los productos de software de Microsoft y Google son causadas por un manejo inseguro de la memoria). <\/p>\n
El problema puede resolverse mediante el uso de lenguajes de programaci\u00f3n que garantizan un manejo seguro de la memoria, o envoltorios con comprobaciones adicionales, como el uso de punteros tipo MiraclePtr (raw_ptr), que realizan verificaciones adicionales al acceder a \u00e1reas de memoria liberada. Sin embargo, tales m\u00e9todos son m\u00e1s adecuados para nuevo c\u00f3digo, y reestructurar proyectos existentes en C\/C++ es bastante problem\u00e1tico, especialmente si est\u00e1n destinados a ejecutarse en entornos con recursos limitados, como sistemas integrados y dispositivos de Internet de las cosas. <\/p>\n
Los componentes de hardware de CHERIoT est\u00e1n dise\u00f1ados como un microcontrolador basado en la arquitectura RISC-V, que implementa una arquitectura de procesador segura CHERI (Capability Hardware Extension to RISC-V), proporcionando un modelo de acceso controlado a la memoria basado en \"capability\" (cada operaci\u00f3n de lectura y escritura en memoria est\u00e1 autorizada). Sobre la arquitectura del conjunto de instrucciones (ISA) proporcionada en CHERIoT, se construye un modelo de software que garantiza la seguridad en el manejo de la memoria a nivel de objetos individuales, ofreciendo protecci\u00f3n contra el acceso a memoria ya liberada y realizando un sistema ligero de aislamiento de acceso a la memoria. Este modelo de software de protecci\u00f3n se refleja directamente en el modelo de lenguaje C\/C++, lo que permite su uso para proteger aplicaciones existentes (solo se requiere recompilar y ejecutar en hardware que soporte ISA CHERIoT). <\/p>\n
La soluci\u00f3n propuesta permite bloquear errores que causan desbordamientos de objeto en la memoria, no permite la sustituci\u00f3n de punteros (todos los punteros deben generarse a partir de punteros ya existentes), rastrea accesos a la memoria despu\u00e9s de la liberaci\u00f3n (cualquier acceso a la memoria a trav\u00e9s de un puntero incorrecto o un puntero que referencia a un objeto liberado genera una excepci\u00f3n). Por ejemplo, el uso de CHERIoT permite implementar la verificaci\u00f3n autom\u00e1tica de l\u00edmites, el rastreo de la vida \u00fatil de las \u00e1reas de memoria y garantizar la integridad de los punteros en componentes que procesan datos no confiables, todo ello sin modificar el c\u00f3digo. <\/p>\n
El proyecto incluye la especificaci\u00f3n de una arquitectura de conjunto de instrucciones CHERIoT ampliada, una implementaci\u00f3n de referencia de una CPU RISC-V de 32 bits con soporte para ISA CHERIoT y un conjunto de herramientas modificado de LLVM. Los esquemas del prototipo de CPU y las descripciones de los bloques de hardware en lenguaje Verilog se distribuyen bajo la licencia Apache 2.0. Como base para la CPU se ha utilizado el n\u00facleo Ibex del proyecto lowRISC. El modelo de c\u00f3digo de CHERIoT ISA est\u00e1 definido en lenguaje Sail y se distribuye bajo la licencia BSD. <\/p>\n
Adem\u00e1s, se ha propuesto un prototipo de sistema operativo en tiempo real CHERIoT RTOS, que ofrece la posibilidad de aislamiento de compartimentos (compartment) incluso en sistemas embebidos con 256 MB de RAM. El c\u00f3digo de CHERIoT RTOS est\u00e1 escrito en C++ y se distribuye bajo la licencia MIT. En forma de compartimentos se estructuran los componentes b\u00e1sicos del sistema operativo, como el cargador, el planificador y el sistema de distribuci\u00f3n de memoria. <\/p>\n