{"id":111676,"date":"2023-11-21T15:10:42","date_gmt":"2023-11-21T13:10:42","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/vypusk-gipervizora-xen-4-18"},"modified":"2023-11-21T15:10:42","modified_gmt":"2023-11-21T13:10:42","slug":"vypusk-gipervizora-xen-4-18","status":"publish","type":"post","link":"https:\/\/prohoster.info\/es\/blog\/news\/vypusk-gipervizora-xen-4-18","title":{"rendered":"Lanzamiento del hipervisor Xen 4.18","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Despu\u00e9s de 11 meses de desarrollo, se ha publicado la versi\u00f3n del hipervisor libre Xen 4.18. En el desarrollo de esta nueva versi\u00f3n, participaron empresas como Amazon, Arm, Bitdefender, Citrix, EPAM Systems y AMD. La formaci\u00f3n de actualizaciones para la rama Xen 4.18 continuar\u00e1 hasta el 16 de mayo de 2025, y la publicaci\u00f3n de correcciones de vulnerabilidades hasta el 16 de noviembre de 2026. <\/p>\n
Cambios clave en Xen 4.18: <\/p>\n
\n
Se han a\u00f1adido implementaciones iniciales de puertos para las arquitecturas RISC-V y Power (ppc64le). Se han desplegado entornos para probar los puertos RISC-V y Power en el sistema de integraci\u00f3n continua GitLab CI.\n
Al trabajar en sistemas ARM64, se han tenido en cuenta las caracter\u00edsticas de la arquitectura ARM en el subsistema de memoria de Xen. Se ha a\u00f1adido soporte experimental para instrucciones vectoriales SVE (Scalable Vector Extension). Se ha incluido un conjunto de herramientas de Arm Firmware Framework para la arquitectura ARM A-profile (perfil de aplicaci\u00f3n ARM, FF-A). Se ha a\u00f1adido la capacidad experimental de a\u00f1adir y eliminar din\u00e1micamente nodos en el \u00e1rbol de dispositivos de Xen mediante archivos .dtbo.\n
En sistemas con procesadores Intel, el par\u00e1metro MSR_ARCH_CAPS ahora es visible en sistemas invitados y puede configurarse a trav\u00e9s del archivo de configuraci\u00f3n de la m\u00e1quina virtual. En los procesadores lanzados desde 2019, el par\u00e1metro MSR_ARCH_CAPS permite saber qu\u00e9 correcciones de hardware se han aplicado a las vulnerabilidades relacionadas con la ejecuci\u00f3n especulativa de operaciones.\n
Se ha a\u00f1adido soporte para la extensi\u00f3n CPUID_USER_DIS (CPUID Faulting), que se incluy\u00f3 en la cuarta generaci\u00f3n de procesadores AMD EPYC para controlar la capacidad de ver los datos de CPUID desde un sistema invitado paravirtualizado.\n
Se ha a\u00f1adido soporte para extensiones que aparecieron en los procesadores Intel basados en la microarquitectura Sapphire Rapids:\n
\n
Para sistemas invitados en modo HVM y PVH, se ha a\u00f1adido soporte para el mecanismo PKS (Protection Key Supervisor), que ampl\u00eda las capacidades de protecci\u00f3n de las p\u00e1ginas de memoria.\n
Para evitar la detenci\u00f3n total del sistema en caso de problemas con bloqueos microarquitect\u00f3nicos, se ha implementado el mecanismo VM-Notify.\n
Se ha a\u00f1adido protecci\u00f3n contra el bloqueo del bus debido al uso indebido de instrucciones at\u00f3micas en el sistema invitado (se ha activado el rate-limit). <\/ul>\n
Se ha a\u00f1adido soporte para instrucciones AVX512-FP16, que aparecieron en los procesadores Intel basados en la microarquitectura Granite Rapids.\n
Se ha a\u00f1adido un controlador cpufreq que utiliza el mecanismo HWP (Hardware P-States) para gestionar el consumo de energ\u00eda y la frecuencia de los procesadores Intel.\n
Se ha implementado soporte para la ejecuci\u00f3n forzada de operaciones del sistema en modo DOITM (Modo de Temporizaci\u00f3n Independiente de Operandos de Datos), que garantiza un tiempo de ejecuci\u00f3n constante para las instrucciones, independientemente de los datos que se procesen en estas instrucciones.\n
Se ha continuado la implementaci\u00f3n de los requisitos para el desarrollo de programas seguros y confiables en lenguaje C, formulados en las especificaciones MISRA-C para sistemas cr\u00edticos. El n\u00famero de directivas MISRA-C implementadas en Xen ha aumentado de 4 a 6, y el n\u00famero de reglas de 24 a 65 (en total, hay 16 directivas y 143 reglas en la especificaci\u00f3n).\n
En la herramienta xl\/libxl se ha agregado la posibilidad de modificar la configuraci\u00f3n de SMBIOS para sistemas invitados en modo HVM.\n
Se han a\u00f1adido dos nuevas llamadas hipervisor para vincular el estado operativo y las \u00e1reas temporales de vCPU a direcciones f\u00edsicas, en lugar de direcciones virtuales. <\/ul>\n