{"id":115783,"date":"2024-05-15T02:59:19","date_gmt":"2024-05-15T00:59:20","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/opublikovan-vortex-2-1-otkrytyj-gpgpu-na-baze-arhitektury-risc-v"},"modified":"2024-05-15T02:59:19","modified_gmt":"2024-05-15T00:59:20","slug":"opublikovan-vortex-2-1-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","status":"publish","type":"post","link":"https:\/\/prohoster.info\/es\/blog\/news\/opublikovan-vortex-2-1-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","title":{"rendered":"Se publica Vortex 2.1, un GPGPU abierto basado en la arquitectura RISC-V","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Se ha publicado una nueva edici\u00f3n del proyecto Vortex, que desarrolla un GPGPU abierto basado en la arquitectura del conjunto de instrucciones RISC-V, dise\u00f1ado para realizar c\u00e1lculos paralelos utilizando la API OpenCL y el modelo de ejecuci\u00f3n SIMT (Single Instruction, Multiple Threads). El proyecto tambi\u00e9n puede ser utilizado para realizar investigaciones en el campo de la gr\u00e1ficos 3D y para desarrollar nuevas arquitecturas de GPU. Los esquemas, descripciones de bloques de hardware en Verilog, simuladores, controladores y documentaci\u00f3n del proyecto se distribuyen bajo la licencia Apache 2.0. <\/p>\n
La base del GPGPU es un ISA RISC-V t\u00edpico, ampliado con algunas instrucciones adicionales necesarias para soportar funciones de GPU y manejar flujos. A su vez, los cambios en la arquitectura del conjunto de instrucciones RISC-V se han minimizado y se utilizan, siempre que sea posible, las instrucciones vectoriales ya existentes. Un enfoque similar se aplica en el proyecto RV64X, que tambi\u00e9n desarrolla una GPU abierta basada en las tecnolog\u00edas RISC-V. <\/p>\n
<\/center> <\/p>\n
Caracter\u00edsticas principales de Vortex: <\/p>\n
\n
Soporte para arquitecturas del conjunto de instrucciones RISC-V de 32 y 64 bits: RV32IMF y RV64IMAFD. <\/li>\n
N\u00famero configurado de n\u00facleos, bloques de tareas (warps) y hilos. <\/li>\n
N\u00famero configurable de ALU, FPU, LSU y SFU para cada n\u00facleo. <\/li>\n
Ancho de emisi\u00f3n configurable del pipeline. <\/li>\n
Memoria compartida opcional y cach\u00e9s de niveles L1, L2 y L3. <\/li>\n
Soporte para la especificaci\u00f3n OpenCL 1.2. <\/li>\n
Posibilidad de implementaci\u00f3n en FPGA Altera Arria 10, Altera Stratix 10, Xilinx Alveo U50, U250, U280 y Xilinx Versal VCK5000. <\/li>\n
Instrucciones avanzadas: \u00abtex\u00bb para acelerar el procesamiento de texturas, vx_rast para gestionar la rasterizaci\u00f3n, vx_rop para el procesamiento de fragmentos, profundidades y transparencia, vx_imadd para realizar la operaci\u00f3n \u00abmultiplicar y sumar\u00bb, vx_wspawn, vx_tmc y vx_bar para activar los frentes de instrucciones y los hilos en ellos (wavefront, conjunto de hilos, ejecutados en paralelo por el SIMD Engine), vx_split y vx_join. <\/li>\n
El soporte para la representaci\u00f3n intermedia de shaders SPIR-V se implementa a trav\u00e9s de la traducci\u00f3n a OpenCL. <\/li>\n
Para el desarrollo de aplicaciones, se ofrece un conjunto de herramientas que incluye variantes de PoCL (compilador y runtime OpenCL) adaptadas para trabajar con Vortex, as\u00ed como LLVM\/Clang, GCC y Binutils. <\/li>\n
Se admite la simulaci\u00f3n del funcionamiento del chip utilizando Verilator (simulador Verilog), RTLSIM (simulaci\u00f3n RTL) y SimX (simulaci\u00f3n por software). <\/li>\n<\/ul>\n
Para la gr\u00e1fica, se desarrolla un GPU abierto Skybox en tecnolog\u00edas Vortex, que soporta la API gr\u00e1fica Vulkan. El prototipo de Skybox, creado en base a un FPGA Altera Stratix 10 y que incluye 32 n\u00facleos (512 hilos), logr\u00f3 una tasa de ingreso de 3.7 gigap\u00edxeles por segundo (29.4 gigatransacciones por segundo) a una frecuencia de 230 MHz. Se se\u00f1ala que es la primera GPU abierta con implementaci\u00f3n tanto de software como de hardware que soporta Vulkan. <\/p>\n
Entre los cambios en la versi\u00f3n Vortex 2.1: <\/p>\n
\n
Se agreg\u00f3 la API spawn_taskgroups para lanzar n\u00facleos que utilizan memoria local y que admiten la implementaci\u00f3n de barreras de memoria.\n
Se propuso una nueva extensi\u00f3n para la creaci\u00f3n de n\u00facleos binarios reubicables (relocatable).\n
Se a\u00f1adieron llamadas vx_mem_reserve, vx_mem_access y vx_mem_address a la API de gesti\u00f3n de memoria.\n
Se agreg\u00f3 una nueva API de tiempo de ejecuci\u00f3n vx_check_occupancy.\n
Se a\u00f1adi\u00f3 una opci\u00f3n al controlador para verificar las pruebas OpenCL en la GPU local.\n
Se a\u00f1adieron pruebas de OpenCL que utilizan memoria local (psum, sgemm2, sgemm3).\n
Se a\u00f1adieron bibliotecas libc y librt espec\u00edficamente adaptadas para Vortex.\n
Se a\u00f1adi\u00f3 soporte para la fusi\u00f3n de bloques de memoria libres adyacentes (memory coalescing).\n
Se ha optimizado la microarquitectura.\n
Se a\u00f1adi\u00f3 un nuevo script de construcci\u00f3n que separa los archivos fuente del directorio de construcci\u00f3n. <\/ul>\n
![\"Se](\"\/wp-content\/uploads\/2024\/05\/9c4aeaf2db642809b7a6cf81b210833a.png\")
<\/center> <\/p>\n