{"id":138893,"date":"2025-07-09T23:11:55","date_gmt":"2025-07-09T21:11:55","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/ataka-tsa-privodyashhaya-k-utechke-informaczii-iz-mikroarhitekturnyh-struktur-cpu-amd"},"modified":"2025-07-09T23:11:55","modified_gmt":"2025-07-09T21:11:55","slug":"ataka-tsa-privodyashhaya-k-utechke-informaczii-iz-mikroarhitekturnyh-struktur-cpu-amd","status":"publish","type":"post","link":"https:\/\/prohoster.info\/es\/blog\/news\/ataka-tsa-privodyashhaya-k-utechke-informaczii-iz-mikroarhitekturnyh-struktur-cpu-amd","title":{"rendered":"Un ataque de TSA que conduce a una filtraci\u00f3n de informaci\u00f3n de las estructuras microarquitect\u00f3nicas de los CPU AMD","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
La compa\u00f1\u00eda AMD ha revelado informaci\u00f3n sobre una nueva clase de ataques microarquitect\u00f3nicos a sus procesadores \u2014 TSA (Transient Scheduler Attack). Este ataque permite a un atacante eludir los mecanismos de aislamiento de la CPU y determinar datos que se procesan en otros contextos, por ejemplo, desde el espacio del usuario identificar informaci\u00f3n que se procesa a nivel del n\u00facleo, o desde un sistema hu\u00e9sped obtener datos utilizados en otro sistema hu\u00e9sped. <\/p>\n
Las vulnerabilidades fueron identificadas durante el desarrollo de un conjunto de herramientas creado por investigadores de Microsoft y la Escuela Polit\u00e9cnica Federal de Z\u00farich para realizar pruebas de estr\u00e9s en el aislamiento microarquitect\u00f3nico entre diferentes zonas de control de acceso, como el n\u00facleo, las m\u00e1quinas virtuales y los procesos. <\/p>\n
El m\u00e9todo de ataque se basa en la dependencia del tiempo de ejecuci\u00f3n de algunas instrucciones del estado de las estructuras microarquitect\u00f3nicas. Cuando el procesador espera que se complete r\u00e1pidamente una instrucci\u00f3n de lectura de datos desde la memoria (por ejemplo, suponiendo que los datos est\u00e1n en la cach\u00e9 L1), pero no logra obtener los datos, se genera un estado de \"finalizaci\u00f3n falsa\" de la instrucci\u00f3n (false completion). En este caso, el procesador, incluso antes de determinar este estado, puede planificar la ejecuci\u00f3n especulativa de otras operaciones que dependen del resultado de la instrucci\u00f3n de carga desde la memoria. <\/p>\n
Dado que la carga no se ha completado, los datos asociados se consideran inv\u00e1lidos por el procesador, y la operaci\u00f3n de carga se repite m\u00e1s tarde. Las operaciones dependientes tambi\u00e9n se ejecutan nuevamente cuando los datos correctos est\u00e1n disponibles. Aqu\u00ed, la limpieza del pipeline (pipeline flush) despu\u00e9s de la ejecuci\u00f3n de la instrucci\u00f3n, para la cual se ha registrado el estado de \"finalizaci\u00f3n falsa\", no se realiza, y los datos incorrectos pueden ser redirigidos a las operaciones dependientes. <\/p>\n
La ejecuci\u00f3n de tales operaciones no cambia el estado de la cach\u00e9 y el TLB (Translation Lookaside Buffer), es decir, los datos no pueden recuperarse mediante m\u00e9todos tradicionales de determinaci\u00f3n del estado de la cach\u00e9. Sin embargo, estos datos influyen en el tiempo de ejecuci\u00f3n de otras instrucciones. El an\u00e1lisis del tiempo de ejecuci\u00f3n puede utilizarse como fuente de fuga de informaci\u00f3n de las estructuras microarquitect\u00f3nicas que persisten despu\u00e9s de la ejecuci\u00f3n especulativa de otras operaciones. <\/p>\n
Dependiendo de la fuente de extracci\u00f3n de datos residuales, se han identificado dos vulnerabilidades: <\/p>\n
\n
CVE-2024-36350 (TSA-SQ \u2014 TSA Store Queue) \u2014 fuga de buffer de la cola de almacenamiento de operaciones de escritura (Store Queue), lo que permite determinar el resultado de las instrucciones de escritura en memoria.\n
CVE-2024-36357 (TSA-L1 \u2014 TSA L1 Data Cache) \u2014 fuga a trav\u00e9s de la cach\u00e9 L1D. <\/ul>\n
Las vulnerabilidades se manifiestan en la familia de procesadores AMD (Fam19h) basada en las microarquitecturas Zen 3 y Zen 4. Por ejemplo, el problema est\u00e1 presente en las series de CPU AMD Ryzen 5000\/6000\/7000\/8000, AMD EPYC Milan\/Milan-X\/Genoa\/Genoa-X\/Bergamo\/Siena, AMD Instinct MI300A, AMD Ryzen Threadripper PRO 7000 WX, AMD EPYC Embedded 7003\/8004\/9004\/97X4, AMD Ryzen Embedded 5000\/7000\/V3000. <\/p>\n
Los cambios necesarios para bloquear las vulnerabilidades est\u00e1n incluidos en la actualizaci\u00f3n de microc\u00f3digo de diciembre y en las actualizaciones de firmware de PI (Platform Initialization) que se env\u00edan a los fabricantes de OEM. Los parches para proteger contra la vulnerabilidad se han proporcionado para su inclusi\u00f3n en el n\u00facleo de Linux (se proporciona una opci\u00f3n en la l\u00ednea de comandos del n\u00facleo \"tsa=off\" para deshabilitar la protecci\u00f3n que afecta negativamente al rendimiento). La correcci\u00f3n tambi\u00e9n se ha agregado al hipervisor Xen. Para bloquear la vulnerabilidad se requiere tanto la actualizaci\u00f3n del microc\u00f3digo como la habilitaci\u00f3n del modo de protecci\u00f3n a nivel de n\u00facleo o hipervisor. \n Fuente: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"