{"id":148860,"date":"2025-11-19T17:11:54","date_gmt":"2025-11-19T15:11:54","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/vypusk-gipervizora-xen-4-21"},"modified":"2025-11-19T17:11:54","modified_gmt":"2025-11-19T15:11:54","slug":"vypusk-gipervizora-xen-4-21","status":"publish","type":"post","link":"https:\/\/prohoster.info\/es\/blog\/news\/vypusk-gipervizora-xen-4-21","title":{"rendered":"Lanzamiento del hipervisor Xen 4.21","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Despu\u00e9s de 8 meses de desarrollo, se ha publicado la versi\u00f3n de c\u00f3digo abierto del hipervisor Xen 4.21. En el desarrollo de esta nueva versi\u00f3n han participado empresas como Amazon, Arm, EPAM Systems y AMD. El c\u00f3digo del proyecto est\u00e1 escrito en lenguaje C y se distribuye bajo la licencia GPLv2+. El desarrollo se lleva a cabo bajo la organizaci\u00f3n Linux Foundation. <\/p>\n
Cambios clave en Xen 4.21: <\/p>\n
\n
Se ha garantizado el soporte completo para el modelo de dispositivos Linux stubdomain, que permite ejecutar componentes para la emulaci\u00f3n de dispositivos bajo un usuario no privilegiado. El modelo de Linux stubomains fue desarrollado por el proyecto QUBES OS y soporta el uso de controladores de emulaci\u00f3n de lanzamientos recientes de QEMU, as\u00ed como funcionalidades auxiliares disponibles en QEMU para sistemas invitados.\n
Cambios para sistemas basados en la arquitectura x86:\n
\n
Se ha a\u00f1adido soporte para un nuevo algoritmo de compresi\u00f3n de la estructura PDX (Page inDeX), que mejora el funcionamiento de Xen en procesadores Intel Sierra Forest y Granite Rapids con un mapeo de memoria f\u00edsica no lineal (sparse memory map), que permite la existencia de \u00e1reas vac\u00edas.\n
Se ha a\u00f1adido la capacidad de controlar el atributo de cach\u00e9 en MTRR (Memory Type Range Registers) para el registro BAR (Base Address Register) del dispositivo PCI base de la plataforma Xen, utilizado por los sistemas invitados en modo HVM. Por defecto, en MTRR para la memoria reflejada de los dispositivos PCI, se establece el atributo UC (uncacheable), que es relevante para dispositivos PCI reales, pero que solo disminuye el rendimiento del dispositivo PCI de la plataforma Xen.\n
Para procesadores AMD, se ha a\u00f1adido un nuevo controlador amd-cppc\/amd-cppc-epp, que gestiona el cambio de frecuencia de la CPU para lograr un rendimiento \u00f3ptimo. El controlador utiliza el mecanismo CPPC (Collaborative Processor Performance Control), que a diferencia de acpi-cpufreq no est\u00e1 limitado a tres niveles de rendimiento y permite una respuesta m\u00e1s r\u00e1pida a los cambios de estado.\n
En la variante de la capa xenstore-stubdom, utilizada para ejecutar xenstored sin privilegios de Dom0, se ha implementado soporte para actualizaciones en vivo en entornos paravirtualizados en modo PVH.\n
Para Dom0 en modo PVH, se ha implementado soporte para la tecnolog\u00eda Resizable BAR (Resizable Base Address Register), que permite acceder de inmediato a toda la memoria del dispositivo PCI Express, en lugar de solo en funci\u00f3n de bloques.\n
Se ha implementado la posibilidad de pasar dispositivos PCI a entornos domU en modo HVM (virtualizaci\u00f3n de hardware completa) en configuraciones donde dom0 funciona en modo PVH (virtualizaci\u00f3n h\u00edbrida de hardware y paravirtualizaci\u00f3n). <\/ul>\n
Cambios para sistemas basados en la arquitectura ARM:\n
\n
Se ha a\u00f1adido la posibilidad de activar el mecanismo de protecci\u00f3n de pila (compilaci\u00f3n con la bandera «-fstack-protector»), que se basa en la adici\u00f3n de etiquetas canarias en la pila \u2014 secuencias aleatorias. En caso de desbordamiento de b\u00fafer durante la explotaci\u00f3n de vulnerabilidades, la etiqueta canaria se sobrescribe con otros datos, lo que provoca que se active la posterior verificaci\u00f3n de integridad de la etiqueta y que se inicie la finalizaci\u00f3n de emergencia de la aplicaci\u00f3n.\n
Se ha a\u00f1adido soporte para el mecanismo eSPI (Extended Shared Peripheral Interrupts), proporcionado por los controladores de interrupciones GICv3.1.\n
Se ha implementado el procesamiento SMMU (System Memory Management Unit) al pasar dispositivos PCIe.\n
Se ha a\u00f1adido soporte para controladores de host PCI utilizados en la cuarta generaci\u00f3n de SoC Renesas R-Car.\n
Se ha a\u00f1adido soporte inicial para los procesadores Cortex-R52 y Cortex-R82 con MPU (Unidad de Protecci\u00f3n de Memoria). <\/ul>\n
En el puerto de Xen para la arquitectura RISC-V, se ha implementado soporte b\u00e1sico para UART y la posibilidad de manejar interrupciones externas (APLIC\/IMSIC) en modo hipervisor.\n
Se ha continuado la implementaci\u00f3n de los requisitos para el desarrollo de software seguro y confiable en el lenguaje C, formulados en las especificaciones MISRA-C para sistemas cr\u00edticos.\n
Se ha descontinuado el soporte para versiones antiguas de GCC y Clang; ahora se requieren como m\u00ednimo versiones GCC 5.1, Clang 11, Binutils 2.25 y GNU Make 3.80 para la compilaci\u00f3n. <\/ul>\n