{"id":182307,"date":"2026-06-24T20:48:35","date_gmt":"2026-06-24T18:48:35","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/odnostrochnoe-izmenenie-v-gcc-privelo-k-uskoreniyu-na-12-v-odnom-teste-i-zamedleniyu-na-14-v-drugom"},"modified":"2026-06-24T20:48:35","modified_gmt":"2026-06-24T18:48:35","slug":"odnostrochnoe-izmenenie-v-gcc-privelo-k-uskoreniyu-na-12-v-odnom-teste-i-zamedleniyu-na-14-v-drugom","status":"publish","type":"post","link":"https:\/\/prohoster.info\/es\/blog\/news\/odnostrochnoe-izmenenie-v-gcc-privelo-k-uskoreniyu-na-12-v-odnom-teste-i-zamedleniyu-na-14-v-drugom","title":{"rendered":"Un cambio de una l\u00ednea en GCC result\u00f3 en una aceleraci\u00f3n del 12% en una prueba y una desaceleraci\u00f3n del 14% en otra.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Un ingeniero de Intel realiz\u00f3 un cambio en el conjunto de compiladores GCC que aumenta el peso de una predicci\u00f3n de desv\u00edo incorrecta en los procesadores x86. Este cambio permiti\u00f3 mejorar el rendimiento del c\u00f3digo generado al pasar la prueba 544.nab_r en un 12.7% al habilitar optimizaciones \u00ab-O2 -mtune=graniterapids\u00bb para CPU Intel Granite Rapids\/Xeon 6, y un 12.1% al habilitar optimizaciones \u00ab-O2 -mtune=znver5\u00bb en CPU AMD Zen5.<\/p>\n
El cambio de peso de \u00abCOSTS_N_INSNS (2)\u00bb a \u00abCOSTS_N_INSNS (2) + 3\u00bb incrementa la significancia del error de predicci\u00f3n de 2 a 5 instrucciones condicionales, lo que refleja mejor las caracter\u00edsticas de los pipelines en los CPU modernos, donde los errores de predicci\u00f3n de desv\u00edo son m\u00e1s costosos. Este cambio de peso fuerza al compilador a transformar expresiones \u00abif\u00bb en comandos condicionales sin saltos, como CMOV, eliminando pausas debidas a predicciones incorrectas que requieren reiniciar el estado del pipeline. Anteriormente, el peso \u00abCOSTS_N_INSNS (2) + 3\u00bb se especificaba en GCC solo para procesadores Intel Ice Lake y Alder Lake, pero ahora se ha establecido para el perfil gen\u00e9rico de procesadores x86.<\/p>\n
Es notable que tras la adopci\u00f3n del parche, surgi\u00f3 una regresi\u00f3n que provoc\u00f3 que la prueba \u00abHint\u00bb se ejecutara un 30% m\u00e1s lentamente en una de las compilaciones realizadas por un desarrollador de GCC con las opciones \u00ab-march=generic -mtune=znver5\u00bb y \u00ab-march=generic -mtune=graniterapids\u00bb. El rendimiento en las pruebas SPEC2017 y SPEC2026 despu\u00e9s del cambio se mantuvo en el mismo nivel. La existencia de la regresi\u00f3n ha sido confirmada por el autor del commit original, quien informa que la disminuci\u00f3n del rendimiento en la prueba Hint es del 14% al compilar con las opciones \u00ab-O2 -mtune=generic -march=x86-64-v3\u00bb. <\/p>\n
La desaceleraci\u00f3n se explica porque en el c\u00f3digo de la prueba Hint solo hay una construcci\u00f3n condicional, que GCC transforma en una representaci\u00f3n basada en CMOV. Esta construcci\u00f3n se ejecuta con poca frecuencia (en un 3%) y su optimizaci\u00f3n no afecta el rendimiento. Sin embargo, el cambio en el modo de generaci\u00f3n de c\u00f3digo condujo a un efecto colateral, ralentizando la ejecuci\u00f3n de un c\u00f3digo que se ejecuta con m\u00e1s frecuencia. \n Fuente: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"