{"id":30031,"date":"2019-10-31T21:33:20","date_gmt":"2019-10-31T18:33:20","guid":{"rendered":"https:\/\/prohoster.info\/blog\/linux-foundation-zajmetsya-open-source-chipami\/"},"modified":"2019-10-31T21:33:20","modified_gmt":"2019-10-31T18:33:20","slug":"linux-foundation-zajmetsya-open-source-chipami","status":"publish","type":"post","link":"https:\/\/prohoster.info\/es\/blog\/linux-foundation-zajmetsya-open-source-chipami","title":{"rendered":"La Fundaci\u00f3n Linux se encargar\u00e1 de los chips de c\u00f3digo abierto","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

La Fundaci\u00f3n Linux ha inaugurado una nueva direcci\u00f3n: la CHIPS Alliance. En el marco de este proyecto, la organizaci\u00f3n desarrollar\u00e1 un sistema de comandos libre, RISC-V, y tecnolog\u00edas para crear procesadores basados en \u00e9l. Hablaremos en detalle sobre lo que est\u00e1 sucediendo en este \u00e1mbito.<\/p>\n

\"La<\/a><\/noindex><\/a><\/noindex>
\n\/ \u0444\u043e\u0442\u043e Gareth Halfacree<\/a><\/noindex> CC BY-SA<\/a><\/noindex><\/i><\/p>\n

Por qu\u00e9 surgi\u00f3 la CHIPS Alliance<\/h2>\n

\nLos parches que protegen contra Meltdown y Spectre, en algunos casos reducen el rendimiento<\/a><\/noindex> de los servidores en un 50%. A\u00fan as\u00ed, siguen apareciendo nuevas variantes de vulnerabilidades relacionadas con la ejecuci\u00f3n especulativa de instrucciones. De una de ellas se supo a principios de marzo<\/a><\/noindex> \u2014 los especialistas en ciberseguridad la han apodado Spoiler. Esta situaci\u00f3n afecta a la discusi\u00f3n<\/a><\/noindex> sobre la necesidad de revisar las soluciones de hardware existentes y los enfoques para su desarrollo. En particular, Intel ya est\u00e1 preparando<\/a><\/noindex> una nueva arquitectura para sus procesadores, que no ser\u00e1 susceptible a Meltdown y Spectre.<\/p>\n

La Fundaci\u00f3n Linux tambi\u00e9n se ha sumado a esta iniciativa. La organizaci\u00f3n ha lanzado su propia iniciativa: CHIPS Alliance, cuyos participantes se encargar\u00e1n del desarrollo de procesadores basados en RISC-V.<\/p>\n

Qu\u00e9 proyectos ya se est\u00e1n desarrollando<\/h2>\n

<\/p>\n

En la lista de miembros de la CHIPS Alliance se encuentran Google, Western Digital (WD) y SiFive. Cada uno de ellos ha presentado sus propias iniciativas. Hablaremos sobre algunas de ellas.<\/p><\/blockquote>\n

<\/p>\n

RISCV-DV<\/h5>\n

\nEl gigante tecnol\u00f3gico de la b\u00fasqueda ha cedido a c\u00f3digo abierto una plataforma para probar procesadores basados en RISC-V. La soluci\u00f3n genera aleatoriamente instrucciones que<\/a><\/noindex> permiten verificar el funcionamiento del dispositivo: prueban procesos de transici\u00f3n, pila de llamadas,<\/a><\/noindex> registros CSR y m\u00e1s. as\u00ed es como se ve la clase<\/a><\/noindex>, que se encarga de realizar una prueba simple de instrucciones aritm\u00e9ticas:<\/p>\n

Por ejemplo, class riscv_arithmetic_basic_test extends riscv_instr_base_test;\n\n `uvm_component_utils(riscv_arithmetic_basic_test)\n `uvm_component_new\n\n virtual function void randomize_cfg();\n cfg.instr_cnt = 10000;\n cfg.num_of_sub_program = 0;\n cfg.no_fence = 1;\n cfg.no_data_page = 1'b1;\n cfg.no_branch_jump = 1'b1;\n `DV_CHECK_RANDOMIZE_WITH_FATAL(cfg,\n init_privileged_mode == MACHINE_MODE;\n max_nested_loop == 0;)\n `uvm_info(`gfn, $sformatf(\"riscv_instr_gen_config is randomized:n%0s\",\n cfg.sprint()), UVM_LOW)\n endfunction\n\nendclass<\/a><\/noindex>los desarrolladores, la plataforma se diferencia de otras por permitir verificar de manera secuencial todos los componentes del chip, incluyendo el bloque de memoria.<\/p>\n

El protocolo OmniXtend\n<\/code><\/pre>\n
\nPor palabras<\/a><\/noindex> Es un protocolo de red de WD que asegura la coherencia de cach\u00e9 durante la transmisi\u00f3n de datos a trav\u00e9s de Ethernet.<\/p>\n
OmniXtend<\/h5>\n
\nOmniXtend OmniXtend<\/a><\/noindex> permite la comunicaci\u00f3n directa con la cach\u00e9 del procesador y se utiliza para conectar distintos tipos de aceleradores: GPU o FPGA. Tambi\u00e9n es adecuado para la creaci\u00f3n de sistemas basados en m\u00faltiples chips RISC-V.<\/p>\n
El protocolo ya es compatible con los chips SweRV<\/a><\/noindex>, orientados a la procesamiento de datos en centros de datos. SweRV es un procesador superescalar de dos v\u00edas de 32 bits, fabricado con un proceso de 28 nan\u00f3metros. Cada v\u00eda tiene nueve niveles, lo que permite cargar y ejecutar varias instrucciones simult\u00e1neamente. El dispositivo funciona a una frecuencia de 1,8 GHz.<\/p>\n
Generador Rocket Chip<\/h5>\n
\nEs una soluci\u00f3n de la empresa SiFive, fundada por desarrolladores de la tecnolog\u00eda RISC-V. Rocket Chip<\/a><\/noindex> es un generador de n\u00facleos de procesador RISC-V en el lenguaje Chisel. \u00c9l representa un<\/a><\/noindex> conjunto de bibliotecas parametrizadas que se utilizan para crear SoC<\/a><\/noindex>.<\/p>\n
En cuanto a Chisel<\/a><\/noindex>, es un lenguaje de descripci\u00f3n de hardware basado en Scala. Genera c\u00f3digo de bajo nivel en Verilog que es adecuado<\/a><\/noindex> se utiliza para el procesamiento en ASIC y FPGA. As\u00ed, permite utilizar principios de OOP en el desarrollo RTL<\/a><\/noindex>.<\/p>\n
Perspectivas de la alianza<\/h2>\n
\nLos expertos dicen que la iniciativa de la Linux Foundation har\u00e1 que el mercado de procesadores sea m\u00e1s democr\u00e1tico y abierto a nuevos jugadores. En IDC se destaca<\/a><\/noindex>, el aumento de la popularidad de tales proyectos tendr\u00e1 un efecto positivo en el desarrollo de tecnolog\u00edas de aprendizaje autom\u00e1tico y sistemas de IA en general.<\/p>\n
\"La
\n\/ \u0444\u043e\u0442\u043e Fritzchens Fritz<\/a><\/noindex> PD<\/i><\/p>\n
El desarrollo de procesadores de c\u00f3digo abierto tambi\u00e9n permitir\u00e1 reducir los costos de dise\u00f1o de chips personalizados. Sin embargo, esto solo ocurrir\u00e1 si la comunidad de la Linux Foundation logra atraer a un n\u00famero suficiente de desarrolladores.<\/p>\n
Proyectos similares<\/h2>\n
\nEl desarrollo de proyectos relacionados con hardware abierto tambi\u00e9n es realizado por otras organizaciones. Un ejemplo es el consorcio CXL, que present\u00f3 a mediados de marzo el est\u00e1ndar Compute Express Link. La tecnolog\u00eda es an\u00e1loga a OmniXtend y tambi\u00e9n conecta CPU, GPU, FPGA. Para el intercambio de datos, el est\u00e1ndar utiliza el bus PCIe 5.0.<\/p>\n
Otro proyecto que se ocupa del desarrollo de tecnolog\u00edas de procesadores es MIPS Open, que apareci\u00f3 en diciembre de 2018. La iniciativa fue creada por la startup Wave Computing. Los desarrolladores planean abrir<\/a><\/noindex> al \u00e1mbito de TI el acceso a los \u00faltimos conjuntos de instrucciones MIPS de 32 y 64 bits. El inicio del proyecto se espera<\/a><\/noindex> se espera en los pr\u00f3ximos meses.<\/p>\n
En general, el enfoque de c\u00f3digo abierto se est\u00e1 convirtiendo en algo com\u00fan no solo para el software, sino tambi\u00e9n para el hardware. Proyectos como este cuentan con el apoyo de grandes empresas. Por lo tanto, se puede esperar que en un futuro cercano salgan m\u00e1s dispositivos al mercado basados en est\u00e1ndares de hardware abiertos.<\/p>\n
\nPublicaciones recientes de nuestro blog corporativo:<\/p>\n