{"id":34408,"date":"2019-10-31T21:58:10","date_gmt":"2019-10-31T18:58:10","guid":{"rendered":"https:\/\/prohoster.info\/blog\/obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov\/"},"modified":"2019-10-31T21:58:10","modified_gmt":"2019-10-31T18:58:10","slug":"obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov","status":"publish","type":"post","link":"https:\/\/prohoster.info\/es\/blog\/administrirovanie\/obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov","title":{"rendered":"Discusi\u00f3n: el proyecto OpenROAD tiene la intenci\u00f3n de abordar la automatizaci\u00f3n del dise\u00f1o de procesadores","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

\"Discusi\u00f3n:<\/a><\/noindex>
\nFoto \u2014 Pexels<\/a><\/noindex> \u2014 CC BY<\/i><\/p>\n

Por los datos<\/a><\/noindex> PWC, el mercado de la tecnolog\u00eda de semiconductores est\u00e1 en crecimiento: el a\u00f1o pasado alcanz\u00f3 los 481 mil millones de d\u00f3lares. Sin embargo, el ritmo de crecimiento ha disminuido<\/a><\/noindex>. Entre las razones de esta desaceleraci\u00f3n se encuentran la complejidad de los procesos de dise\u00f1o de dispositivos y la falta de automatizaci\u00f3n.
\n<\/a><\/noindex>
\nHace unos a\u00f1os, ingenieros de Intel hemos escrito<\/noindex>, al crear un microprocesador de alto rendimiento, deb\u00edan utilizar entre 100 y 150 herramientas de software independientes (EDA<\/a><\/noindex>). La situaci\u00f3n puede agravarse en el caso de dispositivos heterog\u00e9neos, cuya arquitectura incluye varios tipos diferentes de chips: ASIC, FPGA, CPU o GPU. Como resultado, se producen errores en el dise\u00f1o que retrasan el lanzamiento de los productos.<\/p>\n

A pesar de la gran cantidad de herramientas auxiliares, parte del trabajo los ingenieros a\u00fan deben realizarlo manualmente. Los autores del libro \"Advanced Logic Synthesis<\/a><\/noindex>\" dicen que, en ocasiones, los dise\u00f1adores corresponde<\/a><\/noindex> tienen que escribir scripts en Skill o Python de dos millones de l\u00edneas para formar bibliotecas con celdas<\/a><\/noindex>.<\/p>\n

. Tambi\u00e9n se escriben scripts para analizar informes generados por sistemas EDA. Al desarrollar un chip utilizando un proceso tecnol\u00f3gico de 22 nm, estos informes pueden ocupar hasta 30 terabytes.<\/i><\/p><\/blockquote>\n

\nPara solucionar esta situaci\u00f3n y tratar de estandarizar los procesos de dise\u00f1o, han decidido actuar en DARPA. En la agencia tambi\u00e9n consideran<\/a><\/noindex>, que los m\u00e9todos existentes para crear chips est\u00e1n obsoletos. La organizaci\u00f3n lanz\u00f3<\/a><\/noindex> tiene un programa de cinco a\u00f1os llamado OpenROAD<\/a><\/noindex>, cuyo objetivo es desarrollar nuevas herramientas para la automatizaci\u00f3n de los procesos de dise\u00f1o de circuitos integrados.<\/p>\n

\u00bfQu\u00e9 es este programa?<\/h2>\n

\nEl programa incluye varios proyectos que utilizan aprendizaje autom\u00e1tico y tecnolog\u00edas en la nube para automatizar etapas individuales de la creaci\u00f3n de chips. Dentro de esta iniciativa son desarrollados<\/a><\/noindex> (esquema 1) hay m\u00e1s de diez herramientas. A continuaci\u00f3n, hablaremos en detalle sobre algunas de ellas: Flow Runner, RePlAce, TritonCTS, OpenSTA.<\/p>\n

Flow Runner<\/b> es una herramienta para la gesti\u00f3n de bibliotecas RTL y GDSII. Estos \u00faltimos son archivos de base de datos que son el est\u00e1ndar de la industria para el intercambio de informaci\u00f3n sobre circuitos integrados y sus topolog\u00edas. La soluci\u00f3n se basa en la tecnolog\u00eda de contenedores Docker. Flow Runner se puede ejecutar tanto en la nube como localmente. La gu\u00eda de instalaci\u00f3n est\u00e1 disponible en el repositorio oficial. en GitHub<\/a><\/noindex>.<\/p>\n

RePlAce<\/b> \u2014 una soluci\u00f3n en la nube basada en aprendizaje autom\u00e1tico que se encarga de la colocaci\u00f3n de componentes en el chip y la automatizaci\u00f3n del trazado. Seg\u00fan algunos datos<\/noindex>, los algoritmos inteligentes aumentan la eficiencia de la herramienta entre un 2 y un 10% en comparaci\u00f3n con los sistemas cl\u00e1sicos. Adem\u00e1s, la implementaci\u00f3n en la nube simplifica la escalabilidad. La gu\u00eda de instalaci\u00f3n y configuraci\u00f3n tambi\u00e9n est\u00e1 en el repositorio<\/a><\/noindex>.<\/p>\n

TritonCTS<\/b> \u2014 una utilidad para optimizar los pulsos de reloj enviados al chip. Ayuda a enrutar las se\u00f1ales de sincronizaci\u00f3n a todas las partes del dispositivo con retardos iguales. El principio de funcionamiento se basa en \u00e1rboles H<\/a><\/noindex>. Este enfoque aumenta<\/a><\/noindex> la eficiencia de la distribuci\u00f3n de se\u00f1ales en un 30% en comparaci\u00f3n con los m\u00e9todos tradicionales. Los desarrolladores dicen que en el futuro este indicador podr\u00eda aumentarse hasta un 56%. El c\u00f3digo fuente y los scripts de TritonCTS est\u00e1n en GitHub<\/a><\/noindex>.<\/p>\n

OpenSTA<\/b> \u2014 un motor para an\u00e1lisis est\u00e1tico de temporizaci\u00f3n. Permite al desarrollador verificar la funcionalidad del chip incluso antes de su ensamblaje real. Un ejemplo de c\u00f3digo en OpenSTA se ve<\/a><\/noindex> es as\u00ed.<\/p>\n

@@ -6,7 +6,7 @@ read_liberty -corner ff example1_fast.lib\nread_verilog example1.v\nlink_design top\nset_timing_derate -early 0.9\nset_timing_derate -early 1.1\nset_timing_derate -late 1.1\ncreate_clock -name clk -period 10 {clk1 clk2 clk3}\nset_input_delay -clock clk 0 {in1 in2}\n# report all corners\n<\/code><\/pre>\n
\nLa utilidad admite descripciones de netlist en Verilog, bibliotecas en formato Liberty, archivos SDC, entre otros.<\/p>\n
Ventajas y desventajas<\/h2>\n
\nExpertos de IBM e IEEE se destaca<\/a><\/noindex>, coinciden en que las tecnolog\u00edas en la nube y el aprendizaje autom\u00e1tico han llegado el momento de ser utilizadas en la producci\u00f3n de chips. Seg\u00fan ellos, el proyecto DARPA podr\u00eda ser un ejemplo exitoso de la implementaci\u00f3n de esta idea y marcar\u00e1<\/a><\/noindex> el inicio de los cambios en la industria.<\/p>\n
Tambi\u00e9n se espera que la naturaleza abierta de OpenROAD permita formar una poderosa comunidad en torno a las herramientas y atraiga nuevas startups.<\/p>\n
\"Discusi\u00f3n:
\nFoto \u2014 Pexels<\/noindex> \u2014 CC BY<\/i><\/p>\n
Ya hay participantes: un laboratorio que se dedica al desarrollo de chips en la Universidad de Michigan, ser\u00e1 el primero<\/a><\/noindex>en probar las herramientas abiertas de OpenROAD. Pero a\u00fan se desconoce si las nuevas soluciones lograr\u00e1n tener un efecto notable en el costo de los productos finales.<\/p>\n
En general, se espera que las herramientas desarrolladas bajo la direcci\u00f3n de DARPA tengan un impacto positivo en la industria de los procesadores, y en este \u00e1mbito comenzar\u00e1n a surgir cada vez m\u00e1s nuevos proyectos. Un ejemplo puede ser la herramienta gEDA<\/a><\/noindex> \u2014 permite dise\u00f1ar chips con un n\u00famero ilimitado de componentes. gEDA incluye utilidades para editar y modelar circuitos integrados y trazar placas. La soluci\u00f3n se desarroll\u00f3 para plataformas UNIX, pero varios de sus componentes funcionan tambi\u00e9n en Windows. La gu\u00eda para trabajar con ellos se puede encontrar en la documentaci\u00f3n en el sitio del proyecto<\/a><\/noindex>.<\/p>\n
Las herramientas de c\u00f3digo abierto brindan a organizaciones independientes y startups m\u00e1s oportunidades. Existe la posibilidad de que, con el tiempo, los nuevos enfoques de OpenROAD para el desarrollo de herramientas EDA y la creaci\u00f3n de chips se conviertan en un est\u00e1ndar de la industria.<\/p>\n
\nSobre lo que escribimos en nuestro blog corporativo:<\/p>\n