{"id":54651,"date":"2019-12-31T00:00:00","date_gmt":"2019-12-30T21:00:00","guid":{"rendered":"https:\/\/prohoster.info\/blog\/blog_prohoster\/shd-aerodisk-na-otechestvennyh-protsessorah-elbrus-8s"},"modified":"2020-02-18T14:02:41","modified_gmt":"2020-02-18T11:02:41","slug":"shd-aerodisk-na-otechestvennyh-protsessorah-elbrus-8s","status":"publish","type":"post","link":"https:\/\/prohoster.info\/es\/blog\/administrirovanie\/shd-aerodisk-na-otechestvennyh-protsessorah-elbrus-8s","title":{"rendered":"Almacenamiento AERODISK en procesadores nacionales Elbrus 8C","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

\"Almacenamiento<\/p>\n

<\/p>\n

Hola, lectores de Habr. Queremos compartir una noticia muy agradable. Finalmente, hemos esperado el lanzamiento real en serie de la nueva generaci\u00f3n de procesadores rusos Elbrus 8C. El lanzamiento oficial en serie deb\u00eda comenzar en 2016, pero en realidad, la producci\u00f3n en masa empez\u00f3 solo en 2019 y, hasta la fecha, ya se han producido alrededor de 4000 procesadores.<\/p>\n

<\/p>\n

Pr\u00e1cticamente justo despu\u00e9s del inicio de la producci\u00f3n en serie, estos procesadores ya estaban disponibles en Aerodisk, por lo que queremos agradecer especialmente a la empresa NORSI-TRANS, que amablemente nos proporcion\u00f3 su plataforma de hardware Yakhont UVM, que soporta los procesadores Elbrus 8C, para realizar la portaci\u00f3n de la parte de software del sistema de almacenamiento. Esta es una plataforma moderna que cumple con todos los requisitos de MCST. Actualmente, la plataforma se utiliza por consumidores especiales y operadores de telecomunicaciones para garantizar la realizaci\u00f3n de acciones establecidas durante las actividades de investigaci\u00f3n y rastreo. <\/p>\n

<\/p>\n

En este momento, la portaci\u00f3n se ha completado con \u00e9xito, y ya est\u00e1 disponible el sistema de almacenamiento AERODISK en una versi\u00f3n con procesadores rusos Elbrus. <\/p>\n

<\/p>\n

En este art\u00edculo, hablaremos sobre los propios procesadores, su historia, arquitectura y, por supuesto, sobre nuestra implementaci\u00f3n del sistema de almacenamiento en Elbrus.<\/p>\n

<\/a><\/noindex><\/p>\n

Historia<\/h2>\n

<\/p>\n

La historia de los procesadores Elbrus comienza en la \u00e9poca de la Uni\u00f3n Sovi\u00e9tica. En 1973, en el Instituto de Mec\u00e1nica de Precisi\u00f3n y Tecnolog\u00eda de Computaci\u00f3n S.A. Lebedev (el mismo Sergey Lebedev, que anteriormente dirigi\u00f3 el desarrollo de la primera computadora sovi\u00e9tica MESM, y m\u00e1s tarde BESM) comenz\u00f3 el desarrollo de sistemas de computaci\u00f3n multiprocesador llamados 'Elbrus'. El desarrollo fue dirigido por Vsevolod Sergeyevich Burtsev, y Boris Artashesovich Babayan, uno de los adjuntos del dise\u00f1ador jefe, tambi\u00e9n particip\u00f3 activamente en el desarrollo. <\/p>\n

<\/p>\n

\"Almacenamiento
\nVsevolod Sergeyevich Burtsev<\/em><\/p>\n

<\/p>\n

\"Almacenamiento
\nBoris Artashesovich Babayan<\/em><\/p>\n

<\/p>\n

El principal cliente del proyecto fueron, por supuesto, las fuerzas armadas de la URSS, y esta serie de computadoras se utiliz\u00f3 con \u00e9xito en la creaci\u00f3n de centros de computaci\u00f3n para mando y sistemas de tiro de sistemas de defensa antimisiles, as\u00ed como en otros sistemas de prop\u00f3sito especial. <\/p>\n

<\/p>\n

\"Almacenamiento<\/p>\n

<\/p>\n

La primera computadora \"Elbrus\" se complet\u00f3 en 1978. Contaba con una arquitectura modular y pod\u00eda incluir de 1 a 10 procesadores basados en circuitos de integraci\u00f3n media. La velocidad de esta m\u00e1quina alcanzaba los 15 millones de operaciones por segundo. La memoria RAM, que era compartida entre los 10 procesadores, alcanzaba hasta 2 elevado a la 20\u00b0 potencia de palabras de m\u00e1quina o 64 MB. <\/p>\n

<\/p>\n

M\u00e1s tarde se descubri\u00f3 que muchas de las tecnolog\u00edas utilizadas en el desarrollo de \"Elbrus\" estaban siendo investigadas en el mundo al mismo tiempo, y eran manejadas por la empresa International Business Machines (IBM), pero los trabajos en estos proyectos, a diferencia de los del \"Elbrus\", no fueron completados y no dieron lugar a la creaci\u00f3n de un producto terminado. <\/p>\n

<\/p>\n

Seg\u00fan Vsevolod Burtsov, los ingenieros sovi\u00e9ticos trataban de aplicar la experiencia m\u00e1s avanzada tanto de desarrolladores nacionales como extranjeros. La arquitectura de las computadoras \"Elbrus\" tambi\u00e9n fue influenciada por las computadoras de Burroughs, desarrollos de Hewlett-Packard, as\u00ed como la experiencia de los desarrolladores del BESM-6.<\/p>\n

<\/p>\n

Sin embargo, muchas de las desarrollos fueron originales. Lo m\u00e1s interesante del \"Elbrus-1\" era su arquitectura. <\/p>\n

<\/p>\n

El superordenador creado se convirti\u00f3 en la primera computadora en la URSS que aplicaba arquitectura superscalar. La aplicaci\u00f3n masiva de procesadores superscalars en el extranjero comenz\u00f3 solo en la d\u00e9cada de 1990 con la llegada al mercado de procesadores Intel Pentium asequibles.<\/p>\n

<\/p>\n

Adem\u00e1s, para organizar la transmisi\u00f3n de flujos de datos entre dispositivos perif\u00e9ricos y la memoria RAM, se pod\u00edan utilizar procesadores especiales de entrada\/salida en la computadora. Pod\u00eda haber hasta cuatro de estos procesadores en el sistema, que funcionaban en paralelo con el procesador central y ten\u00edan su propia memoria dedicada.<\/p>\n

<\/p>\n

Elbrus-2<\/h3>\n

<\/p>\n

En 1985, \"Elbrus\" recibi\u00f3 su continuaci\u00f3n l\u00f3gica, se cre\u00f3 y se envi\u00f3 a producci\u00f3n en serie la computadora \"Elbrus-2\". Su arquitectura difer\u00eda poco de la de su predecesor, pero utilizaba una nueva base de elementos, lo que permiti\u00f3 casi aumentar la productividad total en 10 veces, de 15 millones de operaciones por segundo a 125 millones. El volumen de la memoria RAM de la computadora aument\u00f3 a 16 millones de palabras de 72 bits o 144 MB. La capacidad m\u00e1xima de los canales de entrada\/salida de \"Elbrus-2\" era de 120 MB\/s.<\/p>\n

<\/p>\n

El \u00abElbrus-2\u00bb se utiliz\u00f3 activamente en centros de investigaci\u00f3n nuclear en Cheli\u00e1binsk-70 y en Arzamas-16 en el TsUP, en el sistema de defensa antimisiles A-135, as\u00ed como en otros objetos militares.<\/p>\n

<\/p>\n

La creaci\u00f3n del \u00abElbrus\u00bb fue reconocida por los l\u00edderes de la Uni\u00f3n Sovi\u00e9tica. Muchos ingenieros fueron galardonados con \u00f3rdenes y medallas. El dise\u00f1ador general Vsevolod Burtsov y varios otros especialistas recibieron premios estatales. Boris Babayan fue condecorado con la Orden de la Revoluci\u00f3n de Octubre.<\/p>\n

<\/p>\n

Estos premios son m\u00e1s que merecidos, Boris Babayan dijo m\u00e1s tarde: <\/p>\n

<\/p>\n

\u00abEn 1978, creamos la primera m\u00e1quina superescalar, Elbrus-1. Ahora en Occidente solo se hacen superescalares de esa arquitectura. El primer superescalar en Occidente apareci\u00f3 en 1992, el nuestro en 1978. Adem\u00e1s, la variante de superescalar que hicimos es an\u00e1loga al Pentium Pro que Intel fabric\u00f3 en 1995\u00bb.<\/p><\/blockquote>\n

Estas palabras sobre el liderazgo hist\u00f3rico tambi\u00e9n son respaldadas en Estados Unidos; Kit Difendorff, desarrollador del Motorola 88110, uno de los primeros procesadores superescalares occidentales, escribi\u00f3: <\/p>\n

<\/p>\n

\u00abEn 1978, casi 15 a\u00f1os antes de que aparecieran los primeros procesadores superescalares occidentales, en Elbrus-1 se utiliz\u00f3 un procesador que pod\u00eda emitir dos instrucciones por ciclo, reordenaba la ejecuci\u00f3n de instrucciones, renombraba registros y ejecutaba bajo suposiciones\u00bb.<\/p><\/blockquote>\n

<\/p>\n

Elbrus-3<\/h3>\n

<\/p>\n

Era 1986 y casi inmediatamente despu\u00e9s de completar el trabajo en el segundo \u00abElbrus\u00bb, en el ITMiVT comenzaron a desarrollar un nuevo sistema \u00abElbrus-3\u00bb, utilizando una arquitectura de procesador completamente nueva. Este enfoque fue denominado por Boris Babayan como \u00abpos-superescalar\u00bb. Precisamente esta arquitectura, luego denominada VLIW\/EPIC, ser\u00eda utilizada en el futuro (a mediados de los a\u00f1os 90) por los procesadores Intel Itanium (y en la URSS, estos desarrollos comenzaron en 1986 y finalizaron en 1991).<\/p>\n

<\/p>\n

En este complejo computacional se implementaron por primera vez las ideas de control expl\u00edcito del paralelismo de operaciones a trav\u00e9s del compilador.<\/p>\n

<\/p>\n

En 1991 se lanz\u00f3 la primera y, desafortunadamente, \u00fanica computadora \u00abElbrus-3\u00bb, que no pudo ser completamente ajustada, y tras la disoluci\u00f3n de la Uni\u00f3n Sovi\u00e9tica se volvi\u00f3 innecesaria, quedando los desarrollos y planes solo en papel. <\/p>\n

<\/p>\n

Las premisas para una nueva arquitectura<\/h3>\n

<\/p>\n

El equipo que trabaj\u00f3 en ITMiVT en la creaci\u00f3n de los supercomputadores sovi\u00e9ticos no se disolvi\u00f3, sino que continu\u00f3 su labor como una empresa independiente bajo el nombre de MCST (Centro de Tecnolog\u00edas SPAR\u0421 de Mosc\u00fa). A principios de los a\u00f1os 90, comenz\u00f3 una activa colaboraci\u00f3n entre MCST y Sun Microsystems, donde el equipo de MCST particip\u00f3 en el desarrollo del microprocesador UltraSPARC.<\/p>\n

<\/p>\n

Fue en este per\u00edodo cuando surgi\u00f3 el proyecto de arquitectura E2K, que inicialmente fue financiado por la empresa Sun. M\u00e1s tarde, el proyecto se volvi\u00f3 completamente independiente y toda la propiedad intelectual sobre \u00e9l permaneci\u00f3 con el equipo de MCST.<\/p>\n

<\/p>\n

\u00abSi hubi\u00e9ramos seguido trabajando con Sun en este campo, todo pertenecer\u00eda a Sun. Aunque el 90% del trabajo se realiz\u00f3 antes de la aparici\u00f3n de Sun\u00bb. (Boris Babayan)<\/p><\/blockquote>\n

<\/p>\n

Arquitectura E2K<\/h2>\n

<\/p>\n

Cuando discutimos la arquitectura de los procesadores 'Elbrus', a menudo escuchamos de nuestros colegas en la industria de TI las siguientes afirmaciones:<\/p>\n

<\/p>\n

\"Elbrus es una arquitectura RISC\"
\n\"Elbrus es una arquitectura EPIC\"
\n\"Elbrus es una arquitectura SPARC\"<\/p><\/blockquote>\n

En realidad, ninguna de estas afirmaciones es completamente correcta, y si lo es, solo en parte.<\/p>\n

<\/p>\n

La arquitectura E2K es una arquitectura de procesador original y separada, cuyas caracter\u00edsticas principales son la eficiencia energ\u00e9tica y una excelente escalabilidad, logradas mediante la especificaci\u00f3n del paralelismo expl\u00edcito de las operaciones. La arquitectura E2K fue desarrollada por el equipo de MCST y se basa en una arquitectura post-s\u00faperescalar (tipo EPIC) con cierta influencia de la arquitectura SPARC (con un pasado RISC). En la creaci\u00f3n de tres de las cuatro arquitecturas b\u00e1sicas (Superescalar, post-s\u00faperescalar y SPARC), MCST particip\u00f3 directamente. De hecho, el mundo es realmente peque\u00f1o.<\/p>\n

<\/p>\n

Para evitar confusiones en el futuro, hemos dibujado un esquema sencillo que, aunque simplificado, muestra de manera muy clara las ra\u00edces de la arquitectura E2K.<\/p>\n

<\/p>\n

\"Almacenamiento<\/p>\n

<\/p>\n

Ahora un poco m\u00e1s sobre el nombre de la arquitectura, respecto al cual tambi\u00e9n hay malentendidos. <\/p>\n

<\/p>\n

En diferentes fuentes se pueden encontrar los siguientes nombres para esta arquitectura: \u00abE2K\u00bb, \u00abElbrus\u00bb, \u00abElbrus 2000\u00bb, ELBRUS (\u00abExpLicit Basic Resources Utilization Scheduling\u00bb, es decir, planificaci\u00f3n expl\u00edcita de la utilizaci\u00f3n de recursos b\u00e1sicos). Todos estos nombres se refieren a lo mismo: la arquitectura, pero en la documentaci\u00f3n t\u00e9cnica oficial y en los foros t\u00e9cnicos, se utiliza el nombre E2K para referirse a la arquitectura. Por lo tanto, en adelante, cuando hablemos de arquitectura de procesador, utilizaremos el t\u00e9rmino \u00abE2K\u00bb, y si nos referimos a un procesador espec\u00edfico, utilizaremos el nombre \u00abElbrus\u00bb.<\/p>\n

<\/p>\n

Caracter\u00edsticas t\u00e9cnicas de la arquitectura E2K<\/h3>\n

<\/p>\n

En arquitecturas tradicionales tipo RISC o CISC (x86, PowerPC, SPARC, MIPS, ARM), el procesador recibe un flujo de instrucciones que est\u00e1n dise\u00f1adas para ser ejecutadas de manera secuencial. El procesador puede detectar operaciones independientes y ejecutarlas en paralelo (superscalaridad) e incluso cambiar su orden (ejecuci\u00f3n fuera de orden). Sin embargo, el an\u00e1lisis din\u00e1mico de dependencias y el soporte de ejecuci\u00f3n fuera de orden tienen limitaciones en la cantidad de instrucciones que pueden ser lanzadas y analizadas en un solo ciclo. Adem\u00e1s, los bloques correspondientes dentro del procesador consumen una cantidad notable de energ\u00eda, y su implementaci\u00f3n compleja a veces conduce a problemas de estabilidad o seguridad.<\/p>\n

<\/p>\n

En la arquitectura E2K, el an\u00e1lisis de dependencias y la optimizaci\u00f3n del orden de operaciones son llevados a cabo principalmente por el compilador. Al procesador le llegan las llamadas instrucciones amplias, en cada una de las cuales se codifican instrucciones para todas las unidades de ejecuci\u00f3n del procesador que deben lanzarse en ese ciclo. No se requiere que el procesador analice las dependencias entre los operandos o reorganice las operaciones entre las instrucciones amplias: todo esto lo realiza el compilador, basado en el an\u00e1lisis del c\u00f3digo fuente y la planificaci\u00f3n de los recursos del procesador. Como resultado, la parte hardware del procesador puede ser m\u00e1s simple y econ\u00f3mica.<\/p>\n

<\/p>\n

El compilador es capaz de analizar el c\u00f3digo fuente con mucha m\u00e1s minuciosidad que el hardware del procesador RISC\/CISC y encontrar m\u00e1s operaciones independientes. Por lo tanto, en la arquitectura E2K hay m\u00e1s unidades de ejecuci\u00f3n que trabajan en paralelo que en las arquitecturas tradicionales.<\/p>\n

<\/p>\n

Las capacidades actuales de la arquitectura E2K:<\/p>\n

<\/p>\n