{"id":73756,"date":"2020-03-11T20:42:30","date_gmt":"2020-03-11T17:42:30","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/lvi-novyj-klass-atak-na-mehanizm-spekulyativnogo-vypolneniya-v-cpu"},"modified":"2020-03-11T20:42:30","modified_gmt":"2020-03-11T17:42:30","slug":"lvi-novyj-klass-atak-na-mehanizm-spekulyativnogo-vypolneniya-v-cpu","status":"publish","type":"post","link":"https:\/\/prohoster.info\/es\/blog\/news\/lvi-novyj-klass-atak-na-mehanizm-spekulyativnogo-vypolneniya-v-cpu","title":{"rendered":"LVI \u2014 una nueva clase de ataques al mecanismo de ejecuci\u00f3n especulativa en la CPU","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

Se han hecho p\u00fablicos<\/a><\/noindex> los datos sobre una nueva clase de ataques LVI<\/a><\/noindex> (Carga de Inyecci\u00f3n de Valor, CVE-2020-0551<\/a><\/noindex>) al mecanismo de ejecuci\u00f3n especulativa en las CPUs de Intel, que pueden ser utilizados para organizar filtraciones de claves y datos secretos desde enclaves de Intel SGX y otros procesos.<\/p>\n

La nueva clase de ataques se basa en manipulaciones de las mismas estructuras microarquitect\u00f3nicas que en los ataques MDS<\/a><\/noindex> (Muestreo de Datos Microarquitecturales), Spectre y Meltdown<\/a><\/noindex>Sin embargo, los nuevos ataques no se bloquean con los m\u00e9todos de protecci\u00f3n existentes contra Meltdown, Spectre, MDS y otros ataques similares. Para lograr una protecci\u00f3n efectiva contra LVI, se requieren cambios de hardware en la CPU. Al organizar la protecci\u00f3n mediante software, mediante la adici\u00f3n de la instrucci\u00f3n LFENCE despu\u00e9s de cada operaci\u00f3n de carga desde la memoria y la sustituci\u00f3n de la instrucci\u00f3n RET por POP, LFENCE y JMP, se registran gastos generales demasiado altos; los investigadores estiman que la protecci\u00f3n completa basada en software dar\u00eda como resultado una disminuci\u00f3n del rendimiento de entre 2 y 19 veces. <\/p>\n

Parcialmente, la dificultad de bloquear este problema se compensa con el hecho de que actualmente el ataque tiene un car\u00e1cter m\u00e1s te\u00f3rico que pr\u00e1ctico (el ataque es te\u00f3ricamente posible, pero muy dif\u00edcil de implementar y reproducible solo en pruebas sint\u00e9ticas).
\nLa empresa Intel se le asign\u00f3<\/a><\/noindex> un nivel de peligro moderado (5.6 de 10) y lanz\u00f3<\/a><\/noindex> una actualizaci\u00f3n de firmware y SDK para el entorno SGX, en la que intent\u00f3 bloquear la ejecuci\u00f3n del ataque. Los m\u00e9todos de ataque propuestos son aplicables solo a procesadores Intel por ahora, pero no se descarta la posibilidad de adaptar LVI a otros procesadores susceptibles a ataques de la clase de Meltdown.<\/p>\n

El problema fue descubierto en abril del a\u00f1o pasado por el investigador Jo Van Bulck de la Universidad de Lovaina, despu\u00e9s de lo cual, con la participaci\u00f3n de 9 investigadores de otras universidades, se desarrollaron cinco m\u00e9todos b\u00e1sicos para llevar a cabo los ataques, cada uno de los cuales permite la existencia de variantes m\u00e1s espec\u00edficas variantes<\/a><\/noindex>. Independientemente, en febrero de este a\u00f1o, investigadores de la empresa Bitdefender tambi\u00e9n se ha descubierto<\/a><\/noindex> una de las variantes del ataque LVI, que se inform\u00f3 a Intel. Las variantes de ataque se diferencian por el uso de diversas estructuras microarquitect\u00f3nicas, como el b\u00fafer de almacenamiento (SB, Store Buffer), el b\u00fafer de llenado de l\u00edneas (LFB, Line Fill Buffer), el b\u00fafer de cambio de contexto del FPU y la cach\u00e9 de primer nivel (L1D), que anteriormente se hab\u00edan utilizado en ataques como ZombieLoad<\/a><\/noindex>, RIDL<\/a><\/noindex>, Fallout<\/a><\/noindex>, LazyFP<\/a><\/noindex>, Foreshadow<\/a><\/noindex> y Meltdown<\/a><\/noindex>.<\/p>\n

\"LVI<\/a><\/noindex><\/center><\/p>\n

La principal diferencia<\/a><\/noindex> LVI de los ataques MDS es que MDS manipula la definici\u00f3n del contenido de las estructuras microarquitect\u00f3nicas que permanecen en la cach\u00e9 despu\u00e9s de un procesamiento especulativo de excepciones (fault) o de operaciones de carga y almacenamiento, mientras que
\nlos ataques LVI permiten que los atacantes inserten datos en las estructuras microarquitect\u00f3nicas para influir en la posterior ejecuci\u00f3n especulativa del c\u00f3digo de la v\u00edctima. A trav\u00e9s de estas manipulaciones, el atacante puede extraer el contenido de estructuras de datos protegidas en otros procesos al ejecutar c\u00f3digo espec\u00edfico en el n\u00facleo objetivo del CPU.<\/p>\n

\"LVI<\/a><\/noindex><\/center><\/p>\n

Para explotaci\u00f3n de la vulnerabilidad<\/a><\/noindex> en el c\u00f3digo del proceso v\u00edctima deben encontrarse<\/a><\/noindex> secuencias de c\u00f3digo especiales (gadgets), en las que se carga un valor controlado por el atacante, y la carga de este valor provoca la aparici\u00f3n de excepciones (fault, abort o assist), que descartan el resultado y vuelven a ejecutar la instrucci\u00f3n. Durante el manejo de la excepci\u00f3n, se genera una ventana especulativa, durante la cual se produce la filtraci\u00f3n de los datos procesados en el gadget. En particular, el procesador comienza a ejecutar en modo especulativo un fragmento de c\u00f3digo (gadget), luego determina que la predicci\u00f3n no se cumpli\u00f3 y revierte las operaciones a su estado original, pero los datos procesados durante la ejecuci\u00f3n especulativa permanecen en la cach\u00e9 L1D y en los b\u00faferes microarquitect\u00f3nicos, y son accesibles para ser extra\u00eddos utilizando m\u00e9todos conocidos de detecci\u00f3n de datos residuales por canales laterales.<\/p>\n

La excepci\u00f3n \u00abassist\u00bb, a diferencia de \u00abfault\u00bb, se maneja dentro del procesador sin llamar a controladores de software. Puede ocurrir un assist, por ejemplo, cuando es necesario actualizar el bit A (Accedido) o D (Sucio) en la tabla de p\u00e1ginas de memoria. La principal dificultad para llevar a cabo un ataque a otros procesos radica en c\u00f3mo iniciar la aparici\u00f3n de un assist, manipulando el proceso de la v\u00edctima. En la actualidad, no existen formas fiables de hacerlo, pero en el futuro no se descarta su descubrimiento. La posibilidad de realizar un ataque se ha confirmado hasta ahora solo para enclaves de Intel SGX; otros escenarios son te\u00f3ricos o reproducibles en condiciones sint\u00e9ticas (requiriendo la adici\u00f3n de ciertos gadgets en el c\u00f3digo).<\/p>\n

\"LVI<\/a><\/noindex><\/center><\/p>\n

\"LVI<\/a><\/noindex><\/center><\/p>\n

Posibles vectores de ataque:<\/p>\n