{"id":102428,"date":"2021-11-30T15:36:39","date_gmt":"2021-11-30T13:36:41","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/vortex-otkrytyj-gpgpu-na-baze-arhitektury-risc-v-sovmestimyj-s-opencl"},"modified":"2021-11-30T15:36:39","modified_gmt":"2021-11-30T13:36:41","slug":"vortex-otkrytyj-gpgpu-na-baze-arhitektury-risc-v-sovmestimyj-s-opencl","status":"publish","type":"post","link":"https:\/\/prohoster.info\/et\/blog\/news\/vortex-otkrytyj-gpgpu-na-baze-arhitektury-risc-v-sovmestimyj-s-opencl","title":{"rendered":"Vortex \u2014 avatud GPGPU RISC-V arhitehtuuril, mis on \u00fchilduv OpenCL-iga","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Grupp teadlasi Georgia Tehnoloogiainstituudist arendab uurimisprojekti Vortex, mis pakub avatud GPGPU RISC-V k\u00e4skude arlekttuuril, eesm\u00e4rgiga sooritada paralleelset arvutust OpenCL API ja SIMT (Single Instruction, Multiple Threads) t\u00e4itmisre\u017eiimi abil, samuti teostada teadusuuringute 3D-graafika valdkonnas ja arendada uusi GPU arhitektuure. Projekt on praegu protot\u00fc\u00fcbi staadiumis, mis t\u00f6\u00f6tab FPGA abil. Schemat, riistvarablokke Verilog keeles, simulaatorit, draivereid ja projekti dokumentatsiooni levitatakse BSD litsentsi alusel. <\/p>\n
Praegusel kujul pakutakse RISC-V t\u00fc\u00fcpilist ISA-d, millele on lisatud m\u00f5ned t\u00e4iendavad k\u00e4sklused, mis on vajalikud GPU funktsioonide toetamiseks ja voogude haldamiseks. Arendamisel on projekti autorid p\u00fc\u00fcdnud minimeerida muudatusi RISC-V k\u00e4skude arhitektuuris, kasutades v\u00f5imalikult palju juba olemasolevaid vektorite k\u00e4ske. Sarnast l\u00e4henemist rakendatakse ka RV64X projekti puhul, mis arendab avatud GPU RISC-V tehnoloogiate alusel.
<\/center> <\/p>\n
Vortex'i graafikaprotsessimise v\u00f5imalused on hetkel piiratud. On teatatud OpenGL ES toe rakendamisest Vortex'i p\u00f5hjal, kuid ise GPU-s on hetkel realiseeritud ainult \"tex\" k\u00e4sk tekstuuride t\u00f6\u00f6tlemise kiirendamiseks, mis toimub fragmentide \u0161eideri tasemel. Sisseehitatud rasterisaator puudub \u2014 k\u00f5ik geomeetriliste operatsioonide t\u00f6\u00f6tlemine toimub s\u00fcsteemi CPU poolel ning p\u00f5hiprimeerid punktide, joonte ja kolmnurkade jaoks ning fragmentide, s\u00fcgavuse ja l\u00e4bipaistvuse t\u00f6\u00f6tlemine on realiseeritud OpenCL tuuma abil.
<\/center> <\/p>\n
Tulevikus on plaanis rakendada graafikaprotsessimise jaoks spetsifiiline ISA laiendus, lisada CUDA ja Vulkan API tugi ning samuti laiendused masin\u00f5ppe ja andmete anal\u00fc\u00fcsi kiirus\u00f5petamiseks. Rakenduste arendamiseks pakutakse t\u00f6\u00f6riistu, sealhulgas Vortex'iga t\u00f6\u00f6ks kohandatud PoCL variandid (OpenCL kompilaator ja t\u00f6\u00f6aeg), LLVM\/Clang, GCC ja Binutils. Toetatakse kiibi t\u00f6\u00f6 simuleerimist Verilator (Verilog simulaator) ja SimX (tarkvara simuleerimine) abil.
<\/center> <\/p>\n
Vortexi peamised omadused: <\/p>\n
\n
RISC-V RV32IMF k\u00e4skude arhitektuuri tugi.\n
Kiibi skaleerimine kuni 64 tuumani koos valikuliste L2 ja L3 vahem\u00e4ludega.\n
Iga tuuma saab t\u00f6\u00f6delda 1024 l\u00f5ime ja t\u00f6\u00f6tada sagedusel 250 MHz.\n
Maksimaalne arvutusv\u00f5imsus on hinnanguliselt 128 Gflops ja m\u00e4lu l\u00e4bivus 16 GB\/s. 32 tuumaga teostus, mis t\u00f6\u00f6tab sagedusel 200 Mhz, Altera Stratix 10 FPGA baasil, n\u00e4itas 25,6 GFlops sooritust.\n
![\"Vortex](\"\/wp-content\/uploads\/2021\/11\/b28015da9f9188f87f402a8b14ee070b.jpg\")
<\/center> <\/p>\n![\"Vortex](\"\/wp-content\/uploads\/2021\/11\/a12215387481ff353fb2fd4454c286da.jpg\")
<\/center> <\/p>\n![\"Vortex](\"\/wp-content\/uploads\/2021\/11\/d0b801f648a6863f190ec62c4a36fb6a.jpg\")
<\/center> <\/p>\n