{"id":102428,"date":"2021-11-30T15:36:39","date_gmt":"2021-11-30T13:36:41","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/vortex-otkrytyj-gpgpu-na-baze-arhitektury-risc-v-sovmestimyj-s-opencl"},"modified":"2021-11-30T15:36:39","modified_gmt":"2021-11-30T13:36:41","slug":"vortex-otkrytyj-gpgpu-na-baze-arhitektury-risc-v-sovmestimyj-s-opencl","status":"publish","type":"post","link":"https:\/\/prohoster.info\/et\/blog\/novosti-interneta\/vortex-otkrytyj-gpgpu-na-baze-arhitektury-risc-v-sovmestimyj-s-opencl","title":{"rendered":"Vortex \u2014 avatud GPGPU, mis p\u00f5hineb RISC-V arhitektuuril ja on \u00fchilduv OpenCL-iga.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Grupp teadlasi Georgia Tehnoloogiainstituudist arendab uurimisprojekti Vortex, mis pakub avatud GPGPU-d RISC-V k\u00e4su komplekti arhitektuuril. Projekt keskendub paralleelsete arvutuste teostamisele OpenCL API ja SIMT (Single Instruction, Multiple Threads) t\u00e4itmismodeli kasutamise kaudu ning 3D-graafika uurimise ja uute GPU arhitektuuride arendamisele. Praegu on projekt protot\u00fc\u00fcbi staadiumis, t\u00f6\u00f6tades FPGA alusel. Skeemid, seadmeplokkide kirjeldused Verilog keeles, simulator, draiverid ja seotud projektdokumendid levitatakse BSD litsentsi all. <\/p>\n
Praegu pakutakse t\u00fc\u00fcpilist RISC-V ISA-d, mida on laiendatud m\u00f5ne t\u00e4iendava k\u00e4sklusega, mis on vajalikud GPU funktsioonide ja voogude juhtimise toetamiseks. Projekti arendamisel on autori eesm\u00e4rgiks olnud minimeerida muudatused RISC-V k\u00e4su komplekti arhitektuuris, kasutades v\u00f5imalikult palju olemasolevaid vektork\u00e4sklusi. Sarnast l\u00e4henemist rakendatakse ka RV64X projektis, mis arendab samuti avatud GPU-d RISC-V tehnoloogiate p\u00f5hjal.
<\/center> <\/p>\n
Vortexi graafikat\u00f6\u00f6tluse v\u00f5imalused on hetkel piiratud. On teatatud OpenGL ES toe rakendamisest Vortexi baasil, kuid GPU-s on hetkel ainult tekstuuri t\u00f6\u00f6tlemise kiirendamiseks m\u00f5eldud k\u00e4sk «tex» olemas, mis toimub fragmentide shderi tasemel. Sisseehitatud rasteriseerijat ei ole — k\u00f5ik geomeetriliste operatsioonide t\u00f6\u00f6tlemine toimub s\u00fcsteemi CPU-l, samas kui p\u00f5hilised primitiivide toetused punktide, joonte ja kolmnurkade jaoks, samuti fragmentide, s\u00fcgavuse ja l\u00e4bipaistvuse t\u00f6\u00f6tlemine toimub OpenCL-i tuumaga.
<\/center> <\/p>\n
Tulevikus on plaanis rakendada graafika t\u00f6\u00f6tlemiseks spetsiifilisi ISA laiendusi, lisada CUDA ja Vulkan API toe ning laiendusi masin\u00f5ppe ja andmeanal\u00fc\u00fcsi s\u00fcsteemide kiirendamiseks. Rakenduste arendamiseks on pakutud t\u00f6\u00f6riistakomplekti, mis sisaldab Vortexiga t\u00f6\u00f6tamiseks kohandatud PoCL varianti (OpenCL kompilaator ja runtime), LLVM\/Clang, GCC ja Binutils. Toetatakse kiibi t\u00f6\u00f6 simulatsiooni Verilator (Verilog simulaator) ja SimX (tarkvaraline simulatsioon) abil.
<\/center> <\/p>\n
Vortexi p\u00f5hiomadused: <\/p>\n
\n
Toetab RISC-V RV32IMF k\u00e4skude komplekti arhitektuuri.\n
Chip'i skaleerimine kuni 64 tuumani koos valikuliste L2 ja L3 vahem\u00e4ludega.\n
Iga tuum suudab t\u00f6\u00f6tada 1024 voogudega ja sagedusel 250 MHz.\n
Maksimaalne arvutusv\u00f5imsus ulatub 128 Gflops-ni ja m\u00e4lu l\u00e4bilaskev\u00f5ime on 16 GB\/s. 32-tuume realiseerimine, mis t\u00f6\u00f6tab sagedusel 200 MHz, Altera Stratix 10 FPGA-l, on n\u00e4idanud j\u00f5udlust 25.6 Gflops.\n
![\"Vortex](\"\/wp-content\/uploads\/2021\/11\/b28015da9f9188f87f402a8b14ee070b.jpg\")
<\/center> <\/p>\n![\"Vortex](\"\/wp-content\/uploads\/2021\/11\/a12215387481ff353fb2fd4454c286da.jpg\")
<\/center> <\/p>\n![\"Vortex](\"\/wp-content\/uploads\/2021\/11\/d0b801f648a6863f190ec62c4a36fb6a.jpg\")
<\/center> <\/p>\n