![](\"\/wp-content\/uploads\/2026\/06\/caa6274ce0dd622a2ebc01d60302d645.png\")
<\/center><\/p>\nArendatav GPGPU toetab RISC-V RV32IMF ja RV64IMAFD k\u00e4su arhitektuure, mis v\u00f5ivad sisaldada valikulist jagatud m\u00e4lu, L1, L2 ja L3 taseme puhverdatud m\u00e4lu, samuti konfigureeritavat arvu tuumade, plokkide (warps) ja l\u00f5imeline. Iga tuuma puhul on v\u00f5imalik aktiveerida konfigureeritav arv ALU, FPU, LSU ja SFU-d. Protot\u00fc\u00fcpe saab luua Xilinx ja Altera FPGA-de abil ning kiibi t\u00f6\u00f6 simuleerimiseks saab kasutada Verilatori (Verilog simulaator), RTLSIM-i (RTL simulatsioon) ja SimX-i (tarkvara simuleerimine).<\/p>\n
Rakenduste arendamiseks pakutakse t\u00f6\u00f6riistakomplekti, mis sisaldab Vortexiga t\u00f6\u00f6tamiseks kohandatud versioone PoCL (OpenCL kompilaator ja runtime), LLVM\/Clang, GCC ja Binutils. Projekt toetab OpenCL 1.2 spetsifikatsiooni ja shaderite vahepealse esindamise SPIR-V toetamine on teostatud OpenCL-i kaudu \u00fclekandmise teel. <\/p>\n
Vortex 3.0 muudatuste seas:<\/p>\n
- \n
- Lisatud riistvaraline graafikustakk, mis sisaldab plokke rasteriseerimiseks, tekstuuride katmiseks ja v\u00e4ljundite sulandamiseks (OM \u2014 Output Merger). Mesa baasil rakendatud graafikustaki ja tarkvaralise rasterisaatori lavapipe jaoks on valmis Vulkan draiver vortexpipe.\n
- Tensori tuuma v\u00f5imalusi on laiendatud, et kiirendada masin\u00f5ppe mudelite t\u00e4itmist, mis toetab struktuurset h\u00f5redust (structured sparsity) kaalumatriitide tihendamiseks.\n
- Rakendatud on WGMMA (warpgroup-level matrix multiplication) operatsioon as\u00fcnkroonses re\u017eiimis matriitside korrutamiseks.\n
- Lisatud on DXA (Data Transfer Acceleration) mootor andmete edastamise kiirendamiseks globaalsetest kohalikeks m\u00e4ludeks.\n
- V\u00e4lja on t\u00f6\u00f6tatud uus arhitektuur, mis p\u00f5hineb k\u00e4sut\u00f6\u00f6tajal (CP, Command Processor) ja riistvaralisel arvutuskerede planeerijal (KMU \u2014 Kernel Management Unit), mis v\u00f5imaldab viia voogude arvutuste juhtimise \u00fclesandeid v\u00e4lja kiibi k\u00fclge.\n
- Ehk on ette pandud uus runtime-bibliodeek, mis t\u00f6\u00f6tab mitteblokeerivas re\u017eiimis ja pakub abstraktsioone, mis t\u00f5lgitakse riistvaraliselt as\u00fcnkroonselt t\u00e4idetavatesse k\u00e4sklustesse. Toetatakse j\u00e4rjekordi, s\u00fcndmusi, mooduleid ja s\u00fcnkroniseerimist as\u00fcnkroonsete barj\u00e4\u00e4ride p\u00f5hjal semantikaga arrive\/wait\/event.\n
- Lisatud on RISC-V l\u00fchendatud k\u00e4skude (RVC) tugi.\n
- Tehtud on riistvaraline tugi aatomaarvutuste jaoks (Hardware Atomics).\n
- T\u00f6\u00f6tati t\u00e4ielikult \u00fcmber FPU ja pakuti uusi korrutamisplokke (Wallace-tree, Folded-radix) ja summaatoreid (Kogge-Stone).\n
- Lisatud on virtuaalse m\u00e4lu m\u00e4lu juhtimise ploki (MMU) alus, toetades 32-bitise SV32 virtuaalse aadressitavuse arhitektuuri.\n
- Toetatakse RISC-V laiendust Zicond, koos tingimuslike operatsioonide teostamisega.\n
- Integreeritud on taktsageduse juhtimine (clock gating).\n
- Edasiselt on toetatud HIP (Heterogeneous Interface for Portability) keele tuge chipStar raamistikus, mis t\u00f5lgib HIP-i SPIR-V-ks.\n
- Tagatud on t\u00e4iendav integreerimine GEM5 simulaatoriga ja lisatud on SimX simulaatori tugi TLM (Transaction-Level Modeling) arhitektuuril.\n
- Lisatud on Synopsysi ja Yosysi t\u00f6\u00f6riistade tugi loogika s\u00fcnteesimiseks kiipide tootmiseks, samuti tugi standardelementide teekide nagu ASAP7 (7nm), SAED14 (14nm) ja NanGate (15nm) kasutamiseks.\n
- Standardse t\u00f6\u00f6riista komplekt on uuendatud versioonile LLVM 20 ja POCL 7.0.\n<\/ul>\n