![](\"\/wp-content\/uploads\/2026\/06\/caa6274ce0dd622a2ebc01d60302d645.png\")
<\/center><\/p>\nArendatav GPGPU toetab RISC-V RV32IMF ja RV64IMAFD k\u00e4skude arhitektuure, nii 32-bitiseid kui ka 64-bitiseid, ning v\u00f5ib sisaldada valikulist jagatud m\u00e4lu, L1, L2 ja L3 taseme puhverm\u00e4lu, samuti kohandatavat tuumade, t\u00f6\u00f6plokkide (warps) ja l\u00f5imede arvu. Iga tuuma jaoks on ette n\u00e4htud v\u00f5imalus aktiveerida kohandatav arv ALU-sid, FPU-sid, LSU-sid ja SFU-sid. Protot\u00fc\u00fcpide loomiseks v\u00f5ivad kasutada Xilinx ja Altera FPGA-sid, samas kui kiibi t\u00f6\u00f6 simuleerimiseks kasutatakse Verilatorit (Verilog simulaator), RTLSIMi (RTL simulaator) ja SimX-i (tarkvaraline simuleerimine).<\/p>\n
Rakenduste arendamiseks pakutakse t\u00f6\u00f6riistu, mis h\u00f5lmavad Vortexiga t\u00f6\u00f6tamiseks kohandatud PoCL variante (OpenCL kompilaator ja runtime), LLVM\/Clang, GCC ja Binutils. Projekt toetab OpenCL 1.2 spetsifikatsiooni ning vahendades OpenCL-i, on rakendatud SPIR-V shaderite vahevormi tugi. <\/p>\n
Vortex 3.0 muudatuste hulgas:<\/p>\n
- \n
- Lisatud on riistvaraline graafikastek, mis sisaldab plokke rasteriseerimiseks, tekstuuride kattmiseks ja v\u00e4ljundi (OM \u2014 Output Merger) \u00fchitamiseks. Mesa realiseeritud graafikasteki ja tarkvara rasterisaatori lavapipe p\u00f5hjal on valmistatud Vulkan-draiver vortexpipe.\n
- Tensori tuuma v\u00f5imalused on laienenud, et kiirendada masin\u00f5ppe mudelite t\u00e4itmist, kus on rakendatud struktuurse h\u00f5reduse toimetamiseks kaalu matriksite tihendamisel.\n
- On rakendatud WGMMA (warpgroup-level matrix multiplication) operatsioon, et as\u00fcnkroonselt matrikseid korrutada.\n
- Lisatud on DXA (Data Transfer Acceleration) mootor, et kiirendada andmete edastamist globaalsete ja kohalike m\u00e4lude vahel.\n
- Tehtud on uus arhitektuur, mis p\u00f5hineb k\u00e4skluste t\u00f6\u00f6tlejal (CP, Command Processor) ja riistvaralisel arvutuskerede planeerijal (KMU \u2014 Kernel Management Unit), v\u00f5imaldades koormuse haldamise toimingud j\u00f5udluse nimel kiipide v\u00e4lja viia.\n
- Pakutav uus runtime-raamatukogu t\u00f6\u00f6tab mitteblokeerivas re\u017eiimis ja pakub abstraktsioone, mis t\u00f5lgendatakse riistvara as\u00fcnkroonselt t\u00e4idetavateks k\u00e4sklusteks. Toetatakse j\u00e4rjekordi, s\u00fcndmusi, mooduleid ja s\u00fcnkroonimist as\u00fcnkroonselt piisila talude alusel, mille semantika on arrive\/wait\/event.\n
- Lisatud on RISC-V (RVC) l\u00fchendatud k\u00e4skude tugi.\n
- Rakendatud on riistvaraline toetus aatomtoimingutele (Hardware Atomics).\n
- FPU on t\u00e4ielikult \u00fcmber kujundatud ning pakutud on uued korrutuste plokid (Wallace-tree, Folded-radix) ja summatoreid (Kogge-Stone).\n
- Lisatud on virtuaalse m\u00e4lu virn, mis p\u00f5hineb m\u00e4luhalduri (MMU) plokil ning toetab 32-bitist virtuaalse aadressi arhitektuuri SV32.\n
- Toetatakse RISC-V laiendust Zicond, mis rakendab tingimusoperatsioone.\n
- Kellade sageduse juhtimine (clock gating) on integreeritud.\n
- Toetatakse HIP (Heterogeneous Interface for Portability) keelt chipStar raamistikus, mis t\u00f5lgib HIP-i SPIR-V-ks.\n
- T\u00e4ielik integratsioon GEM5 simulaatoriga on tagatud ning TLM (Transaction-Level Modeling) arhitektuuril on lisatud SimX simulaatori tugi.\n
- Lisatud on Synopsys ja Yosys t\u00f6\u00f6riistade tugi loogika s\u00fcnteesimiseks kiipide tootmiseks ning standardelementide ASAP7 (7nm), SAED14 (14nm) ja NanGate (15nm) raamatukogude kasutamise tugi.\n
- Viidatud t\u00f6\u00f6riistakomplekt on uuendatud versioonidele LLVM 20 ja POCL 7.0.\n<\/ul>\n