Dakizuenez, PCI Express interfazearen komisarioak, PCI-SIG talde interindustrialak, 5.0 bertsioaren zehaztapenak erabiliz PCI Express autobusaren bertsio berri bat merkaturatzeko egutegiaren atzerapen luzea osatzeko presaka dabil. Honek PCIe 5.0 zehaztapenen azken bertsioa onartu du
Zehaztapenak zehaztapenak dira, baina interfaze berriaren inplementazio praktikorako, funtzionatzeko silizioa eta blokeak behar dira hirugarrenen kontroladoreen garatzaileei lizentziak emateko. Erabaki horietako bat atzo eta gaur Taipein egindako hitzaldian
Taiwanen erakusten den plataformak Intel-en aurre-ekoizpen txipa, Synopsys DesignWare kontrolagailua eta konpainiaren PCIe 5.0 geruza fisikoa erabiltzen ditu, lizentziapean eros daitezkeenak, baita Astera Labs-en retimer-ak ere. Retimer-ek erloju-pultsuen osotasuna berrezartzen duten txipak dira, interferentziaren aurrean edo seinale ahula izanez gero.
Imajina dezakezun bezala, linea batean datu-transmisioaren abiadura handitzen den heinean, seinalearen osotasuna gutxitu ohi da komunikazio-lerroak luzatu ahala. Adibidez, PCIe 4.0 linearako zehaztapenen arabera, lineako konektoreak erabili gabe transmisio-eremua 30 cm baino ez da.PCIe 5.0 linearako, distantzia hori are laburragoa izango da eta distantzia horretan ere beharrezkoa da sartzea. kontrolagailu-zirkuituan berranporizagailuak. Astera Labs-ek PCIe 4.0 interfazean eta PCIe 5.0 interfazearen parte gisa funtziona dezaketen retimer-ak garatzea lortu zuen, eta hori hitzaldian frogatu zen.
Iturria: 3dnews.ru