پروژه Libre-SOC که در حال توسعه یک تراشه باز با معماری ترکیبی به سبک CDC 6600 است که در آن برای کاهش اندازه و پیچیدگی تراشه، دستورالعمل های CPU، VPU و GPU از هم جدا نشده و در یک ISA ارائه می شود. ، به مرحله انتقال اولین نمونه آزمایشی به تولید رسیده است. این پروژه در ابتدا با نام Libre RISC-V توسعه یافت، اما پس از تصمیم به جایگزینی RISC-V با معماری مجموعه دستورالعمل OpenPOWER 3.0 (ISA) به Libre-SOC تغییر نام داد.
هدف این پروژه ایجاد یک سیستم کامل، کاملا باز و بدون حق امتیاز بر روی یک تراشه (SoC) است که می تواند در رایانه های تک برد، نت بوک ها و دستگاه های مختلف قابل حمل استفاده شود. علاوه بر دستورالعمل‌های خاص CPU و رجیسترهای همه‌منظوره، Libre-SOC قابلیت‌هایی را برای انجام عملیات برداری و محاسبات تخصصی معمول VPU و GPU در یک بلوک عملکردی پردازنده فراهم می‌کند. این تراشه از معماری مجموعه دستورالعمل OpenPOWER، پسوند Simple-V با دستورالعمل‌هایی برای بردارسازی و پردازش موازی داده‌ها، و همچنین دستورالعمل‌های تخصصی برای تبدیل ARGB و عملیات سه بعدی رایج استفاده می‌کند.
دستورالعمل‌های GPU بر روی استفاده با API گرافیکی Vulkan و VPU بر روی تسریع تبدیل YUV-RGB و رمزگشایی MPEG1/2، MPEG4 ASP (xvid)، H.264، H.265، VP8، VP9، AV1، MP3 متمرکز شده‌اند. ، AC3، فرمت های Vorbis و Opus. یک درایور رایگان برای Mesa در حال توسعه است که از قابلیت‌های Libre-SOC برای ارائه یک نرم‌افزار با شتاب سخت‌افزاری از API گرافیکی Vulkan استفاده می‌کند. به عنوان مثال، سایه زن های Vulkan را می توان با استفاده از موتور JIT برای اجرا با استفاده از دستورالعمل های تخصصی موجود در Libre-SOC ترجمه کرد.
در نمونه اولیه آزمایشی بعدی، آنها قصد دارند پسوند SVP64 (Vairable-length Vectorisation) را پیاده سازی کنند که به Libre-SOC اجازه می دهد تا به عنوان یک پردازنده برداری استفاده شود (علاوه بر 32 ثبات 64 بیتی همه منظوره، 128 ثبات ارائه خواهد شد. برای محاسبات برداری). اولین نمونه اولیه شامل تنها یک هسته است که با فرکانس 300 مگاهرتز کار می کند، اما طی دو سال برنامه ریزی شده است که نسخه 4 هسته ای، سپس نسخه 8 هسته ای و در دراز مدت نسخه 64 هسته ای منتشر شود.
اولین دسته از تراشه توسط TSMC با استفاده از فناوری فرآیند 180 نانومتری تولید خواهد شد. تمام پیشرفت‌های پروژه تحت مجوزهای رایگان توزیع می‌شوند، از جمله فایل‌هایی با فرمت GDS-II با شرح توپولوژی کامل تراشه، که برای شروع تولید خود کافی است. Libre-SOC اولین تراشه کاملا مستقل مبتنی بر معماری Power خواهد بود که توسط IBM تولید نشده است. این توسعه از زبان توصیف سخت‌افزار nMigen (HDL مبتنی بر پایتون، بدون استفاده از VHDL و Verilog)، کتابخانه‌های سلولی استاندارد FlexLib از پروژه Chips4Makers و جعبه ابزار رایگان Coriolis2 VLSI برای تبدیل از HDL به GDS-II استفاده کرد.
توسعه Libre-SOC توسط بنیاد NLnet تأمین مالی شد که 400 هزار یورو را برای ایجاد یک تراشه کاملاً باز به عنوان بخشی از برنامه ای برای ایجاد راه حل های فنی اساسی قابل تأیید و قابل اعتماد اختصاص داد. این تراشه دارای ابعاد 5.5x5.9 میلی متر است و شامل 130 هزار گیت منطقی است. این شامل چهار ماژول SRAM 4KB و یک واحد حلقه قفل فاز (PLL) 300 مگاهرتز است.
منبع: opennet.ru