همانطور که میدانیم، گذار به فناوری فرآیند ۳ نانومتری با گذار به معماری جدید ترانزیستور همراه خواهد بود. به عنوان مثال، در اصطلاحات سامسونگ، این ترانزیستورها MBCFET (Multi Bridge Channel FET) خواهند بود که در آن کانال ترانزیستور مانند چندین کانال نانوصفحهای شکل خواهد بود که روی هم قرار گرفتهاند و از همه طرف توسط یک گیت احاطه شدهاند (برای جزئیات بیشتر، به ... مراجعه کنید). ).
به گفته توسعهدهندگان مرکز Imec بلژیک، این یک ساختار ترانزیستور مترقی اما نه ایدهآل است که از گیتهای عمودی FinFET استفاده میکند. ترانزیستور ایدهآل برای فناوری فرآیند زیر ۳ نانومتر خواهد بود. که توسط بلژیکیها پیشنهاد شده بود.
شرکت Imec ترانزیستوری با صفحات جدا از هم یا همان فورکشیتها توسعه داده است. این صفحات همان نانوصفحات عمودی هستند که به عنوان کانالهای ترانزیستور عمل میکنند، اما توسط یک دیالکتریک عمودی از هم جدا شدهاند. در یک طرف دیالکتریک، یک ترانزیستور کانال n و در طرف دیگر، یک ترانزیستور کانال p ایجاد شده است. هر دو توسط یک گیت مشترک به شکل یک دنده عمودی احاطه شدهاند.
کاهش فاصله روی تراشه بین ترانزیستورها با رساناییهای مختلف، یکی دیگر از چالشهای کلیدی برای مقیاسبندی بیشتر فرآیند است. شبیهسازیهای TCAD تأیید کردند که یک ترانزیستور با صفحات جداگانه، کاهش 20 درصدی در مساحت تراشه را فراهم میکند. در مجموع، معماری جدید ترانزیستور، ارتفاع سلول منطقی استاندارد را به 4,3 شیار کاهش میدهد. سلول سادهتر خواهد شد، که این امر در ساخت سلولهای حافظه SRAM نیز صدق میکند.
یک گذار ساده از یک ترانزیستور نانوصفحهای به یک ترانزیستور با نانوصفحههای جدا، افزایش عملکرد ۱۰ درصدی را با همان مصرف برق یا کاهش ۲۴ درصدی برق بدون هیچ افزایش عملکردی ارائه میدهد. شبیهسازیها برای یک فرآیند ۲ نانومتری نشان داد که یک سلول SRAM با استفاده از نانوصفحههای جدا، کاهش مساحت و افزایش عملکرد ترکیبی تا ۳۰ درصد را با فاصله اتصال p و n تا ۸ نانومتر فراهم میکند.
منبع: 3dnews.ru
