همانطور که می دانیم، انتقال به فناوری فرآیند 3 نانومتری با گذار به معماری ترانزیستور جدید همراه خواهد بود. به عنوان مثال، در اصطلاح سامسونگ، اینها ترانزیستورهای MBCFET (Multi Bridge Channel FET) خواهند بود، که در آنها کانال ترانزیستور مانند چندین کانال در بالای یکدیگر به شکل صفحات نانو به نظر می رسد که از هر طرف توسط یک دروازه احاطه شده اند (برای جزئیات بیشتر). ، دیدن ).
به گفته توسعه دهندگان مرکز بلژیکی Imec، این یک ساختار ترانزیستوری پیشرفته، اما نه ایده آل، با استفاده از گیت های عمودی FinFET است. ایده آل برای فرآیندهای تکنولوژیکی با مقیاس عناصر کمتر از 3 نانومتر که توسط بلژیکی ها پیشنهاد شد.
Imec یک ترانزیستور با صفحات تقسیم شده یا Forksheet توسعه داده است. اینها همان نانوصفحه های عمودی کانال های ترانزیستوری هستند، اما توسط یک دی الکتریک عمودی از هم جدا شده اند. در یک طرف دی الکتریک، یک ترانزیستور با کانال n و در طرف دیگر با یک کانال p ایجاد می شود. و هر دوی آنها توسط یک دریچه مشترک به شکل یک دنده عمودی احاطه شده اند.
کاهش فاصله روی تراشه بین ترانزیستورها با رسانایی متفاوت یکی دیگر از چالش های اصلی برای کاهش مقیاس بیشتر فرآیند است. شبیه‌سازی‌های TCAD تأیید کرد که ترانزیستور صفحه‌شکافی 20 درصد کاهش سطح دای را ایجاد می‌کند. به طور کلی، معماری ترانزیستور جدید ارتفاع سلول منطقی استاندارد را به 4,3 تراک کاهش می دهد. سلول ساده تر می شود، که در ساخت سلول حافظه SRAM نیز صدق می کند.
یک انتقال ساده از یک ترانزیستور نانو صفحه به یک ترانزیستور نانو صفحه تقسیم شده باعث افزایش 10 درصدی عملکرد در حین حفظ مصرف یا کاهش 24 درصدی مصرف بدون کسب کارایی می شود. شبیه‌سازی‌ها برای فرآیند 2 نانومتری نشان داد که یک سلول SRAM با استفاده از نانوصفحه‌های جدا شده، کاهش سطح ترکیبی و بهبود عملکرد تا 30٪ با فاصله اتصال p و n تا 8 نانومتر را فراهم می‌کند.
منبع: 3dnews.ru