تشکیل کنسرسیوم UCIe (Universal Chiplet Interconnect Express) با هدف توسعه مشخصات باز و ایجاد اکوسیستمی برای فناوری چیپلت اعلام شده است. تراشه‌ها به شما امکان می‌دهند مدارهای ترکیبی ترکیبی (ماژول‌های چند تراشه‌ای) ایجاد کنید که از بلوک‌های نیمه‌رسانای مستقل تشکیل شده‌اند که به یک سازنده متصل نیستند و با استفاده از یک رابط استاندارد UCIe با سرعت بالا با یکدیگر تعامل دارند.
برای توسعه یک راه حل تخصصی، به عنوان مثال، ایجاد یک پردازنده با یک شتاب دهنده داخلی برای یادگیری ماشین یا پردازش عملیات شبکه، هنگام استفاده از UCIe، کافی است از چیپلت های موجود با هسته های پردازنده یا شتاب دهنده های ارائه شده توسط تولید کنندگان مختلف استفاده کنید. اگر راه حل های استاندارد وجود ندارد، می توانید با استفاده از فناوری ها و راه حل هایی که برای شما مناسب است، چیپلت خود را با عملکردهای لازم ایجاد کنید.
پس از این، کافی است تراشه های انتخاب شده را با استفاده از یک طرح بلوک به سبک مجموعه های ساخت LEGO ترکیب کنید (فناوری پیشنهادی تا حدودی یادآور استفاده از بردهای PCIe برای مونتاژ سخت افزار رایانه است، اما فقط در سطح مدارهای مجتمع). تبادل داده و تعامل بین تراشه ها با استفاده از رابط پرسرعت UCIe انجام می شود و از پارادایم سیستم روی بسته (SoP، سیستم روی بسته) برای چیدمان بلوک ها به جای سیستم روی تراشه استفاده می شود. SoC، سیستم روی تراشه).
در مقایسه با SoCها، فناوری چیپلت امکان ایجاد بلوک های نیمه هادی قابل تعویض و قابل استفاده مجدد را فراهم می کند که می توانند در دستگاه های مختلف استفاده شوند، که به طور قابل توجهی هزینه توسعه تراشه را کاهش می دهد. سیستم‌های مبتنی بر تراشه می‌توانند معماری‌ها و فرآیندهای تولیدی مختلفی را با هم ترکیب کنند - از آنجایی که هر چیپلت به طور جداگانه عمل می‌کند، از طریق رابط‌های استاندارد تعامل می‌کند، بلوک‌هایی با معماری‌های مجموعه دستورالعمل‌های مختلف (ISA)، مانند RISC-V، ARM و x86، می‌توانند در یک محصول ترکیب شوند. استفاده از تراشه ها همچنین آزمایش را ساده می کند - هر چیپلت را می توان به صورت جداگانه در مرحله قبل از ادغام در یک راه حل نهایی آزمایش کرد.
اینتل، AMD، ARM، کوالکام، سامسونگ، ASE (مهندسی نیمه هادی پیشرفته)، گوگل کلود، متا/فیس بوک، مایکروسافت و شرکت تولید نیمه هادی تایوان به ابتکار عمل برای ترویج فناوری چیپلت پیوسته اند. مشخصات باز UCIe 1.0 به عموم ارائه شده است، روش های استانداردسازی برای اتصال مدارهای مجتمع بر اساس یک پایه مشترک، پشته پروتکل، مدل برنامه نویسی و فرآیند تست. رابط های اتصال چیپلت ها از PCIe (PCI Express) و CXL (Compute Express Link) پشتیبانی می کنند.
منبع: opennet.ru