سامسونگ از مزیت پیشگام خود در لیتوگرافی نیمه هادی با استفاده از اسکنرهای EUV نهایت بهره را می برد. همانطور که TSMC آماده می شود تا استفاده از اسکنرهای 13,5 نانومتری را در ماه ژوئن آغاز کند و آنها را برای تولید تراشه در نسل دوم فرآیند 7 نانومتری تطبیق دهد، سامسونگ در حال غواصی عمیق تر است و در تکمیل توسعه یک فرآیند فنی با استانداردهای طراحی 5 نانومتر. علاوه بر این، غول کره جنوبی از آغاز پذیرش سفارشات برای تولید محلول های 5 نانومتری برای تولید ویفرهای چندطراحی خبر داد. این بدان معناست که سامسونگ آماده پذیرش طرح‌های تراشه‌های دیجیتال با استانداردهای ۵ نانومتری و تولید دسته‌های آزمایشی سیلیکون ۵ نانومتری است.
کمک به شرکت برای حرکت سریع از ارائه 7 نانومتری با EUV به تولید راه‌حل‌های 5 نانومتری با EUV، این واقعیت بود که سامسونگ قابلیت همکاری بین عناصر طراحی (IP)، طراحی و ابزارهای بازرسی را حفظ کرد. از جمله، این بدان معنی است که مشتریان این شرکت در خرید ابزار طراحی، آزمایش و بلوک های IP آماده صرفه جویی می کنند. PDK برای طراحی، متدولوژی (DM، روش‌شناسی طراحی) و پلت‌فرم‌های طراحی خودکار EDA به عنوان بخشی از توسعه تراشه‌های استانداردهای 7 نانومتری سامسونگ با EUV در سه ماهه چهارم سال گذشته در دسترس قرار گرفتند. همه این ابزارها توسعه پروژه های دیجیتال را برای فناوری فرآیند 5 نانومتری با ترانزیستورهای FinFET تضمین می کنند.
در مقایسه با فرآیند 7 نانومتری با استفاده از اسکنرهای EUV، که این شرکت در سال گذشته، فناوری فرآیند 5 نانومتری باعث افزایش 25 درصدی راندمان استفاده از ناحیه تراشه خواهد شد (سامسونگ از اظهارات مستقیم در مورد کاهش 25 درصدی اندازه سطح تراشه خودداری می‌کند که فضایی برای مانور دادن بر روی اعداد باقی می‌گذارد). همچنین، انتقال به فرآیند 5 نانومتری یا مصرف تراشه را تا 20 درصد کاهش می دهد یا عملکرد محلول ها را 10 درصد افزایش می دهد. امتیاز دیگر کاهش تعداد ماسک های عکسی است که برای تولید نیمه هادی مورد نیاز است.
سامسونگ محصولاتی را با استفاده از اسکنرهای EUV در کارخانه S3 در Hwaseong تولید می کند. در نیمه دوم سال جاری، این شرکت ساخت یک مرکز جدید در کنار Fab S3 را تکمیل خواهد کرد که آماده تولید تراشه با استفاده از فرآیندهای EUV در سال آینده خواهد بود.
منبع: 3dnews.ru