Kuten tiedämme, tämän vuoden maaliskuussa TSMC aloitti 5 nanometrin tuotteiden pilotituotannon. Tämä tapahtui uudella Fab 18 -tehtaalla Taiwanissa, 5 nm liuosten vapauttamiseen. Massatuotantoa 5nm N5-prosessilla odotetaan vuoden 2020 toisella neljänneksellä. Saman vuoden loppuun mennessä käynnistetään tuottavaan 5 nm:n prosessiteknologiaan tai N5P:hen (performance) perustuvien sirujen tuotanto. Prototyyppisirujen saatavuus antaa TSMC:lle mahdollisuuden arvioida tulevaisuuden uuteen prosessiteknologiaan perustuvien puolijohteiden kykyjä, joista yhtiö kertoo tarkemmin joulukuussa. Mutta jotain voi jo selvittää TSMC:n toimittamista tiivistelmistä esitettäväksi IEDM 2019 -tapahtumassa.
Ennen kuin menemme yksityiskohtiin, muistetaan, mitä tiedämme TSMC:n aiemmista lausunnoista. 7 nm:n prosessiin verrattuna väitetään, että 5 nm:n sirujen nettoteho kasvaa 15 % tai kulutus vähenee 30 %, jos suorituskyky pysyy samana. N5P-prosessi lisää vielä 7 % tuottavuutta tai 15 % säästöjä kulutuksessa. Logiikkaelementtien tiheys kasvaa 1,8-kertaiseksi. SRAM-solun asteikko muuttuu kertoimella 0,75.
5 nm:n sirujen tuotannossa EUV-skannereiden käyttöaste saavuttaa kypsän tuotannon tason. Transistorikanavan rakennetta muutetaan, mahdollisesti käyttämällä germaniumia yhdessä piin kanssa tai sen sijaan. Tämä varmistaa elektronien lisääntyneen liikkuvuuden kanavassa ja virtojen lisääntymisen. Prosessiteknologia tarjoaa useita ohjausjännitetasoja, joista korkein tarjoaa 25 % suorituskyvyn kasvun verrattuna samaan 7 nm prosessitekniikkaan. I/O-liitäntöjen transistorivirtalähde on 1,5 V - 1,2 V.
Metalloinnin ja koskettimien läpimenevien reikien valmistuksessa käytetään materiaaleja, joiden vastus on vielä pienempi. Ultrasuuritiheyksiset kondensaattorit valmistetaan metalli-dielektri-metalli-piirillä, mikä lisää tuottavuutta 4 %. Yleensä TSMC siirtyy käyttämään uusia matala-K-eristimiä. Piikiekkojen käsittelypiiriin tulee uusi "kuiva" prosessi, Metal Reactive Ion Etching (RIE), joka korvaa osittain perinteisen Damaskoksen kuparia käyttävän prosessin (alle 30 nm:n metallikoskettimille). Myös ensimmäistä kertaa grafeenikerrosta käytetään luomaan este kuparijohtimien ja puolijohteen välille (sähkösiirtymisen estämiseksi).
IEDM:n joulukuun raportin asiakirjoista voimme päätellä, että monet 5 nm:n sirujen parametrit ovat vielä parempia. Siten loogisten elementtien tiheys on suurempi ja saavuttaa 1,84-kertaisen. SRAM-kenno on myös pienempi, pinta-alaltaan 0,021 µm2. Kaikki on kunnossa kokeellisen piin suorituskyvyn suhteen - saavutettiin 15% lisäys sekä mahdollinen 30%:n kulutuksen vähennys korkeiden taajuuksien jäätymisen tapauksessa.
Uusi prosessiteknologia mahdollistaa valinnan seitsemästä ohjausjännitearvosta, mikä lisää kehitysprosessin ja tuotteiden vaihtelua, ja EUV-skannerien käyttö yksinkertaistaa tuotantoa ja tekee siitä varmasti halvempaa. TSMC:n mukaan siirtyminen EUV-skannereihin tarjoaa 0,73-kertaisen parannuksen lineaariseen resoluutioon verrattuna 7 nm:n prosessiin. Esimerkiksi ensimmäisten kerrosten kriittisimpien metallointikerrosten valmistamiseksi tarvitaan viiden tavanomaisen maskin sijasta vain yksi EUV-maski ja vastaavasti vain yksi tuotantosykli viiden sijasta. Kiinnitä muuten huomiota siihen, kuinka siistiksi sirun elementit tulevat EUV-projektiota käytettäessä. Kauneus ja siinä kaikki.
Lähde: 3dnews.ru