Le premier prototype de la puce open source Libre-SOC est prêt à être produit.

Le projet Libre-SOC, qui développe une puce ouverte avec une architecture hybride inspirée du CDC 6600, où pour réduire la taille et la complexité de la puce, les instructions CPU, VPU et GPU ne sont pas séparées et sont proposées dans un seul ISA, a atteint le stade de transfert en production du premier prototype de test. Au départ, le projet s'est développé sous le nom de Libre RISC-V, mais a été renommé Libre-SOC après la décision de remplacer RISC-V par l'utilisation de l'architecture de jeu d'instructions (ISA) OpenPOWER 3.0.

Le projet vise à créer un système sur puce (SoC) complet, entièrement ouvert et sans redevances, qui pourra être utilisé dans des ordinateurs monocartes, des netbooks et divers dispositifs portables. En plus des instructions et des registres généraux de la CPU, Libre-SOC fournit dans un bloc fonctionnel de processeur des capacités pour exécuter des opérations vectorielles et des calculs spécialisés, propres à la VPU et au GPU. La puce utilise l'architecture OpenPOWER, l'extension Simple-V avec des instructions pour la vectorisation et le traitement parallèle des données, ainsi que des instructions spécialisées pour la conversion en ARGB et l'exécution d'opérations 3D standard.

Les instructions GPU sont axées sur l'utilisation avec l'API graphique Vulkan, tandis que la VPU se concentre sur l'accélération de la conversion YUV-RGB et le décodage des formats MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis et Opus. Un pilote libre est en développement pour Mesa, utilisant les capacités de Libre-SOC pour fournir une mise en œuvre logicielle accélérée par matériel de l'API graphique Vulkan. Par exemple, les shaders Vulkan peuvent être transmis via un moteur JIT pour s'exécuter en utilisant les instructions spécialisées disponibles dans Libre-SOC.

Dans le prochain prototype de test, il est prévu d'implémenter l'extension SVP64 (Vectorisation à longueur variable), permettant d'utiliser Libre-SOC comme processeur vectoriel (en plus de 32 registres de 64 bits généraux, 128 registres seront fournis pour les calculs vectoriels). Le premier prototype ne comprend qu'un seul cœur fonctionnant à une fréquence de 300 MHz, mais au cours des deux prochaines années, une version à 4 cœurs sera prévue, suivie d'une version à 8 cœurs, et à long terme, d'une version à 64 cœurs.

Le premier lot de puces sera produit par TSMC en utilisant un procédé de 180 nm. Tous les résultats du projet sont diffusés sous des licences libres, y compris les fichiers au format GDS-II décrivant la topologie complète de la puce, suffisante pour commencer sa propre production. Libre-SOC sera la première puce entièrement indépendante basée sur l'architecture Power, produite en dehors d'IBM. Le développement a utilisé le langage de description matérielle nMigen (HDL basé sur Python, sans utiliser VHDL ni Verilog), les bibliothèques de cellules standard FlexLib du projet Chips4Makers et la suite d'outils VLSI libre Coriolis2 pour la conversion de HDL en GDS-II.

Le développement de Libre-SOC a été financé par la NLnet Foundation, qui a alloué 400 000 euros pour créer une puce totalement ouverte dans le cadre d'un programme visant à développer des solutions techniques fondamentales vérifiables et dignes de confiance. La puce mesure 5,5 × 5,9 mm et comprend 130 000 portes logiques. Elle inclut quatre modules SRAM de 4 Ko et un bloc PLL de 300 MHz pour l'ajustement automatique de fréquence.

Source : opennet.ru