La version 2.43 de l'ensemble d'outils système GNU Binutils a été publiée, comprenant des programmes tels que le linker GNU, l'assembleur GNU, nm, objdump, strings et strip.
Dans la nouvelle version :
- L'assembleur GNU a ajouté la prise en charge de la directive « .base64 » pour représenter des données binaires sous forme de chaînes en codage base64. Il est désormais possible d'utiliser la syntaxe « \+ » dans les macros et au sein des directives .irp, .irpc et .rept pour définir le nombre d'exécutions de la macro.
- La prise en charge des instructions CFCMOV, NF, CCMP et CTEST, définies dans l'ensemble d'instructions Intel APX, a été ajoutée.
- La prise en charge de l'architecture ‘armv9.5-a’, ainsi que des extensions LUT et LUTv2 (AArch64 Lookup Table Extension), a été ajoutée.
- La prise en charge des extensions RISC-V : XSfCease, Zacas, Zcmp, Zfbfmin, Zvfbfmin, Zvfbfwma, Smcsrind, Sscsrind, XCvMem, XCvBi et XCvElw, a été ajoutée.
- Le linker a ajouté des options : « —rosegment » (en utilisant l'option « -z separate-code » crée un segment en mode lecture seule au lieu de deux), « —section-ordering-file » (mapping des sections d'entrée et de sortie) et « —plugin-save-temps » (sauvegarde des fichiers temporaires des plugins). Pour les architectures AArch64 et LoongArch, la prise en charge du format de déménagement d'adresses DT_RELR (relocation) a été mise en œuvre, permettant de réduire la taille des informations sur les déménagements relatifs dans les fichiers objets partagés et exécutables.
- L'outil readelf permet désormais d'afficher des détails sur les déménagements d'adresses (DT_RELR). L'option « -j » (« —display-section ») a été ajoutée pour afficher le contenu de la section spécifiée par son nom ou son index. Lors de l'affichage du contenu de la section « .eh_frame », la section « .eh_frame_hdr » est affichée si elle est présente.
- L'outil gprofng a introduit un support initial pour l'architecture RISC-V. Le code a été réécrit pour travailler avec les compteurs d'événements matériels. Des événements spécifiques aux processeurs AMD ZEN3, AMD ZEN4 et Intel Ice Lake ont été mis en œuvre, ainsi que des événements standard pour les processeurs ARM.
Source : opennet.ru
