La version du projet CoreBoot 25.09 a été publiée, développant une alternative libre aux firmwares et BIOS propriétaires. Le code du projet est distribué sous la licence GPLv2. Cette nouvelle version comprend 684 modifications préparées par 110 développeurs.
Principales modifications :
- Prise en charge des cartes mères mise en œuvre :
- ASROCK SPC741D8-2L2T/BCM.
- GIGABYTE GA_H81M_D2W.
- HP 260 G1 DM, HP Compaq Pro 6300 SFF/MT, HP ProDesk 600 G1 SFF.
- Intel Ptlrvp4es
- Lenovo ThinkPad T480/T480s.
- 11 cartes, utilisées dans divers appareils avec Chrome OS ou sur serveurs Google.
- Le chargement du SPI Flash et des composants de payload a été considérablement accéléré. Lors de l'assemblage en mode CONFIG_SSE, les instructions SSE de préchargement ont été utilisées dans le code d'extraction basé sur l'algorithme LZMA, permettant d'organiser le préchargement des données dans le cache CPU sans interrompre l'opération d'extraction. Lors des tests de l'interface SPI avec une bande passante de 100Mbit/s sur des CPU mobiles Intel Sandy Bridge, il a été possible de réduire le temps de chargement de 46 ms et d'accélérer l'extraction des composants de payload de 30%.
Pour les plateformes Intel Panther Lake, la prise en charge du chargement asynchrone des fichiers a été mise en œuvre, utilisant le SPI DMA pour le préchargement du fichier fsps.bin en parallèle avec l'exécution d'autres tâches sur le CPU. Sur les appareils Fatcat, l'optimisation proposée a accéléré le chargement de 17 à 18 ms. L'efficacité des opérations DMA a été améliorée. Une nouvelle fonction de synchronisation cbfs_preload_wait_for_all() a été ajoutée, permettant de terminer en toute sécurité les opérations asynchrones avant de désactiver les backend de stockage. Dans le sous-système Fast SPI DMA, une file d'attente de transfert de données basée sur des jetons a été mise en place, minimisant les délais entre les opérations DMA consécutives et assurant des performances de chargement plus prévisibles.
- Une fonction de détection du mode de démarrage a été mise en œuvre, permettant aux plateformes de transmettre des informations critiques sur l'état de démarrage aux composants de payload. La détection du mode de démarrage normal, du mode de faible charge de batterie et du mode de chargement de la batterie est prise en charge via une interface standardisée boot_mode_t.
- La gestion des MTRR (Memory Type Range Registers) pour la mémoire vidéo a été retravaillée, ce qui a réduit le temps d'initialisation du FSP-S (Firmware Support Package — Silicon) en déplaçant la configuration MTRR WC (Write-Combine) pour la mémoire vidéo des fonctions de rendu du logo à l'étape d'initialisation de la puce. En fin de compte, le temps d'initialisation du sous-système graphique est passé de 123 à 115 ms. La refonte a également simplifié la maintenance du code en séparant la gestion des MTRR et les fonctions de rendu du logo.
- Dans l'utilitaire amdfwtool, conçu pour travailler avec les firmwares AMD, le traitement du mode d'adressage a été amélioré et les capacités d'analyse de la structure EFW sur la plateforme Turin ont été étendues.
- L'utilitaire smmstoretool a ajouté la prise en charge de tailles de blocs variables et de l'aliasing des tables de partitions GUID en mode Secure Boot pour améliorer la gestion des variables UEFI.
- Le support TPM a été étendu pour diverses plateformes avec CRB TPM et l'intégration de fTPM pour les plateformes AMD a été améliorée.
- Le rendu du logo a été amélioré.
- La compatibilité avec le driver d'affichage Bochs a été améliorée.
- La stabilité de l'utilitaire cbfstool a été augmentée lors du tri de la table FIT et en cas d'échecs lors des opérations de compression.
- Des modifications ont été apportées pour les plateformes Intel, AMD, MediaTek et Qualcomm, améliorant la gestion de l'alimentation, l'initialisation de la mémoire et le support des interfaces matérielles.
- Les versions de binutils 2.44, ACPICA 20250404, MPFR 4.2.2, SeaBIOS 1.17.0, U-Boot 2025.07 ont été mises à jour.
Source : opennet.ru
