Peu de gens savent que l'architecture processeur ARC est l'une des plus répandues, aux côtés de l'ARM, du MIPS et du x86. Développée dans les années 1980, l'architecture ARC est utilisée dans divers microcontrôleurs pour une large gamme de produits technologiques, avec environ d'appareils.
Récemment, la société Synopsys a annoncé une nouvelle génération de cœurs de processeurs 32 et 64 bits ARC, qui promettent de tripler la performance par rapport à leurs prédécesseurs, tout en permettant de construire des systèmes sur puce dotés de 12 cœurs. Ainsi, ces nouveaux cœurs permettront à Synopsys de rivaliser avec ARM dans plusieurs nouveaux secteurs.
« Les applications embarquées comme les contrôleurs pour disques SSD ou les équipements réseau deviennent de plus en plus complexes, ce qui nécessite une augmentation significative de la performance tout en maintenant une faible consommation d'énergie et une taille réduite », a déclaré John Koeter, vice-président senior du marketing et de la stratégie des propriétés intellectuelles chez Synopsys. « Avec le lancement de la nouvelle architecture ARCv3 et des cœurs ARC HS5x et HS6x, les développeurs pourront répondre aux exigences croissantes de performance de leurs SoC aujourd'hui et à l'avenir. »
Les nouvelles gammes de processeurs Synopsys DesignWare ARC comprennent des cœurs 32 bits et des cœurs 64 bits . Les nouveaux processeurs fraîchement annoncés sont destinés à une vaste gamme d'applications, telles que les contrôleurs pour disques SSD, les contrôleurs réseau, les pilotes automatiques pour véhicules, les systèmes d'infodivertissement pour automobiles, et bien d'autres. Étant donné les exigences croissantes en termes de mémoire vive, les ARC HD6x 64 bits permettront de créer des systèmes avec 4,5 Pio de DRAM, tandis que les dispositifs basés sur ARC HD5x devront se contenter de volumes plus petits. Cependant, les volumes réels de mémoire vive supportés seront souvent dictés par le système d'exploitation utilisé, tandis que les avantages visibles des CPU 64 bits résideront dans un pipeline plus large et un plus grand fichier de registres.
En ce qui concerne les architectures DesignWare ARC HS5x et DesignWare ARC HS6x, elles prennent en charge l'ensemble d'instructions ARCv3, qui peut être étendu avec les instructions APEX (ARC Processor EXtensions), si l'un des clients a besoin de quelque chose de spécifique. De plus, l'ARC HS57D est équipé d'un processeur de signal numérique ARCv3DSP prenant en charge 150 instructions. Les nouveaux cœurs ont une profondeur de pipeline de 10 étapes, peuvent exécuter deux instructions par cycle, et sont également équipés d'un module de calcul à virgule flottante de 128 bits. Ainsi, les versions les plus avancées des cœurs prennent en charge un cache de deuxième niveau (L2) allant jusqu'à 16 Mo.
En ce qui concerne les performances, Synopsys annonce 3 DMIPS par MHz pour les calculs entiers, ainsi que 5,1 CoreMark par MHz, ce qui est très bon pour des cœurs miniatures à faible consommation d'énergie. Ainsi, 3 DMIPS par MHz est supérieur à celui de processeurs relativement puissants. , tandis que 5,1 CoreMark par MHz est supérieur à celui de n'importe quel
Les cœurs de processeur Synopsys DesignWare ARC HS5x et HS6x | |||||
| HS5x | HS6x | ||||
| HS56 | HS57D | HS58 | HS66 | HS68 | |
| Ensemble d'instructions | ARCv3 | ||||
| Instructions APEX | Prise en charge | ||||
| Largeur | 32 bits | 64 bits | |||
| Instructions par cycle | 2 | ||||
| Longueur du pipeline | 10 étapes | ||||
| DSP | — | ARCv3DSP 150 instructions | — | — | — |
| Précision FPU | FP16, FP32, FP64 | ||||
| Cluster de processeurs | 12 cœurs | ||||
| Accélérateurs par cluster | 16 accélérateurs | ||||
| L1 | Cache d'instructions + Cache de données | ||||
| L2 | — | — | 16 Mo | — | 16 Mo |
| Mémoire maximale | 64 Go (selon le système d'exploitation) | 4,5 Petaoctets | |||
| Fréquence (sur le t/p 16FFC) | 1,8 GHz | ||||
| DMIPS | 5400 DMIPS par cœur / 3 DMIPS par MHz | ||||
| CoreMark | 9180 CoreMark par cœur / 5,1 CoreMark par MHz | ||||
L'une des caractéristiques clés de la nouvelle famille DesignWare ARC HS5x et DesignWare ARC HS6x est la possibilité de créer des systèmes sur puce (SoC) avec 12 cœurs de processeur à usage général et 16 accélérateurs spécialisés. Chaque cœur/accélérateur dans un tel processeur fonctionne à sa propre fréquence d'horloge et utilise son propre sous-système d'alimentation pour maximiser l'efficacité énergétique. Avec ces nouveaux cœurs, Synopsys propose également une connexion de cohérence de cache intracœur avec un débit de données de 800 Go/s.
Des SoC basés sur l'architecture ARC ne sont pas très courants aujourd'hui, mais compte tenu des processeurs prometteurs pour les systèmes de pilotage automatique, le stockage de données, la gestion des flux de données, la multicoeur et différents types d'accélérateurs, ils seront très utiles. Cela permettra à Synopsys de concurrencer les cœurs ARM pour une place dans les SoC pour ces applications, ce qui n'a pas été le cas jusqu'à présent. Ainsi, les cœurs DesignWare ARC HS5x et DesignWare ARC HS6x ont déjà suscité l'intérêt du fabricant de disques à état solide Starblaze.
« Les développeurs de solutions embarquées hautes performances sont constamment confrontés à de nouveaux défis en matière d'atteindre de hautes performances tout en utilisant de grandes quantités de mémoire et en respectant les contraintes d'énergie et de taille », a déclaré Bruce Cheng, directeur de la recherche de Starblaze. « Les capacités des nouveaux processeurs 32 bits ARC HS5x et des processeurs 64 bits HS6x de Synopsys en matière de multicoeur nous permettront d'atteindre un nouveau niveau d'efficacité énergétique que d'autres processeurs actuellement sur le marché ne proposent pas. »
Synopsys commencera à proposer les cœurs ARC HS56, HS57D, HS58, HS66, HS68, ainsi que leurs versions multiprocesseur HS56MP, HS57DMP, HS58MP, HS66MP, HS68MP, à partir du troisième trimestre 2020. De plus, la société proposera le package ARC MetaWare Development Toolkit pour la création de circuits intégrés basés sur ces cœurs, ainsi qu'un simulateur et un vérificateur pour tester la fonctionnalité des SoC avant leur fabrication en silicium. En ce qui concerne le support des systèmes d'exploitation, ces nouveaux cœurs seront compatibles avec plusieurs distributions Linux, Zephyr, ainsi que divers systèmes d'exploitation propriétaires.
Source : 3dnews.ru
