L'ordinateur numérique du véhicule de lancement (LVDC) a joué un rôle clé dans le programme lunaire Apollo, pilotant la fusée Saturn 5. Comme la plupart des ordinateurs de l'époque, il stockait des données dans de minuscules noyaux magnétiques. Dans cet article, Cloud4Y parle du module mémoire LVDC de la gamme deluxe Steve Jurvetson.
Ce module de mémoire a été amélioré au milieu des années 1960. Il a été construit à l'aide de composants montés en surface, de modules hybrides et de connexions flexibles, ce qui en fait un ordre de grandeur plus petit et plus léger que la mémoire informatique conventionnelle de l'époque. Cependant, le module mémoire ne permettait de stocker que 4096 mots de 26 bits.
Module de mémoire à noyau magnétique. Ce module stocke 4K mots de 26 bits de données et 2 bits de parité. Avec quatre modules de mémoire donnant une capacité totale de 16 384 mots, il pèse 2,3 kg et mesure 14 cm × 14 cm × 16 cm.
L'alunissage a commencé le 25 mai 1961, lorsque le président Kennedy a annoncé que l'Amérique enverrait un homme sur la lune avant la fin de la décennie. Pour cela, une fusée Saturn 5 à trois étages a été utilisée, la fusée la plus puissante jamais créée. Saturne 5 était contrôlée et contrôlée par un ordinateur (ici à son sujet) le troisième étage d'un lanceur, partant du décollage sur l'orbite terrestre, puis en route vers la Lune. (Le vaisseau spatial Apollo se séparait de la fusée Saturn V à ce stade, et la mission LVDC était terminée.)
Le LVDC est installé dans le châssis de base. Les connecteurs circulaires sont visibles à l'avant de l'ordinateur. Utilisé 8 connecteurs électriques et deux connecteurs pour le refroidissement liquide
Le LVDC n'était qu'un des nombreux ordinateurs à bord de l'Apollo. Le LVDC était connecté au système de commandes de vol, un calculateur analogique de 45 kg. L'ordinateur de guidage Apollo (AGC) embarqué a guidé le vaisseau spatial vers la surface lunaire. Le module de commande contenait un AGC tandis que le module lunaire contenait un deuxième AGC avec le système de navigation Abort, un ordinateur d'urgence de rechange.
Il y avait plusieurs ordinateurs à bord de l'Apollo.
Dispositifs logiques unitaires (ULD)
LVDC a été créé à l'aide d'une technologie hybride intéressante appelée ULD, dispositif de charge unitaire. Bien qu'ils ressemblaient à des circuits intégrés, les modules ULD contenaient plusieurs composants. Ils utilisaient de simples puces en silicium, chacune avec un seul transistor ou deux diodes. Ces matrices, ainsi que des résistances imprimées à couche épaisse imprimées, ont été montées sur une tranche de céramique pour mettre en œuvre des circuits tels qu'une porte logique. Ces modules étaient une variante des modules SLT () conçu pour les ordinateurs populaires de la série IBM S/360. IBM a commencé à développer des modules SLT en 1961, avant que les circuits intégrés ne soient commercialement viables, et en 1966, IBM produisait plus de 100 millions de modules SLT par an.
Les modules ULD étaient nettement plus petits que les modules SLT, comme on le voit sur la photo ci-dessous, ce qui les rend plus adaptés à un ordinateur spatial compact. Les modules ULD utilisaient des tampons en céramique au lieu des broches métalliques du SLT et avaient des contacts métalliques sur le dessus. surface au lieu d'épingles. Des clips sur la carte maintenaient le module ULD en place et étaient connectés à ces broches.
Pourquoi IBM a-t-il utilisé des modules SLT au lieu de circuits intégrés ? La raison principale était que les circuits intégrés en étaient encore à leurs balbutiements, ayant été inventés en 1959. En 1963, les modules SLT présentaient des avantages en termes de coût et de performances par rapport aux circuits intégrés. Cependant, les modules SLT étaient souvent considérés comme inférieurs aux circuits intégrés. L'un des avantages des modules SLT par rapport aux circuits intégrés était que les résistances des SLT étaient beaucoup plus précises que celles des circuits intégrés. Lors de la fabrication, les résistances à couches épaisses des modules SLT ont été soigneusement sablées pour retirer le film résistif jusqu'à ce qu'elles atteignent la résistance souhaitée. Les modules SLT étaient également moins chers que les circuits intégrés comparables dans les années 1960.
Le LVDC et les équipements associés utilisaient plus de 50 types différents d'ULD.
Les modules SLT (à gauche) sont nettement plus grands que les modules ULD (à droite). La taille ULD est de 7,6 mm × 8 mm
La photo ci-dessous montre les composants internes du module ULD. Sur le côté gauche de la plaque de céramique se trouvent des conducteurs connectés à quatre minuscules cristaux de silicium carrés. Il ressemble à un circuit imprimé, mais gardez à l'esprit qu'il est beaucoup plus petit qu'un ongle. Les rectangles noirs à droite sont des résistances à couches épaisses imprimées sur la face inférieure de la plaque.
ULD, vue de dessus et de dessous. Des cristaux de silicium et des résistances sont visibles. Alors que les modules SLT avaient des résistances sur la surface supérieure, les modules ULD avaient des résistances sur le fond, ce qui augmentait la densité ainsi que le coût.
La photo ci-dessous montre une puce en silicium du module ULD, qui implémentait deux diodes. Les tailles sont inhabituellement petites, à titre de comparaison, il y a des cristaux de sucre à proximité. Le cristal avait trois connexions externes à travers des billes de cuivre soudées à trois cercles. Les deux cercles inférieurs (les anodes des deux diodes) étaient dopés (zones plus sombres), tandis que le cercle supérieur droit était la cathode connectée à la base.
Photographie d'un cristal de silicium à deux diodes à côté de cristaux de sucre
Comment fonctionne la mémoire à noyau magnétique
La mémoire à noyau magnétique était la principale forme de stockage de données dans les ordinateurs des années 1950 jusqu'à ce qu'elle soit remplacée par des dispositifs de stockage à semi-conducteurs dans les années 1970. La mémoire a été créée à partir de minuscules anneaux de ferrite appelés noyaux. Des anneaux de ferrite ont été placés dans une matrice rectangulaire et deux à quatre fils sont passés à travers chaque anneau pour lire et écrire des informations. Les anneaux permettaient de stocker un bit d'information. Le noyau a été magnétisé à l'aide d'une impulsion de courant à travers les fils traversant l'anneau de ferrite. La direction de magnétisation d'un noyau peut être modifiée en envoyant une impulsion dans la direction opposée.
Pour lire la valeur du noyau, une impulsion de courant met l'anneau à l'état 0. Si le noyau était auparavant à l'état 1, le champ magnétique changeant crée une tension dans l'un des fils traversant les noyaux. Mais si le noyau était déjà à l'état 0, le champ magnétique ne changerait pas et le fil de détection ne monterait pas en tension. Ainsi, la valeur du bit dans le noyau a été lue en la remettant à zéro et en vérifiant la tension sur le fil de lecture. Une caractéristique importante de la mémoire sur les noyaux magnétiques était que le processus de lecture d'un anneau de ferrite détruisait sa valeur, de sorte que le noyau devait être "réécrit".
Il n'était pas pratique d'utiliser un fil séparé pour modifier la magnétisation de chaque noyau, mais dans les années 1950, une mémoire en ferrite a été développée qui fonctionnait sur le principe de la coïncidence des courants. Le circuit à quatre fils - X, Y, Sense, Inhibit - est devenu monnaie courante. La technologie a exploité une propriété spéciale des noyaux appelée hystérésis : un petit courant n'affecte pas la mémoire en ferrite, mais un courant supérieur à un seuil magnétiserait le noyau. Lorsqu'il est alimenté avec la moitié du courant requis sur une ligne X et une ligne Y, seul le noyau dans lequel les deux lignes se sont croisées a reçu suffisamment de courant pour se remagnétiser, tandis que les autres noyaux sont restés intacts.
Voici à quoi ressemblait la mémoire de l'IBM 360 modèle 50. Le LVDC et le modèle 50 utilisaient le même type de noyau, connu sous le nom de 19-32 car leur diamètre intérieur était de 19 mils (0.4826 mm) et leur diamètre extérieur était de 32 mils (0,8mm). Vous pouvez voir sur cette photo qu'il y a trois fils qui traversent chaque noyau, mais LVDC a utilisé quatre fils.
La photo ci-dessous montre une matrice de mémoire LVDC rectangulaire. 8 Cette matrice comporte 128 fils X disposés verticalement et 64 fils Y disposés horizontalement, avec un noyau à chaque intersection. Un seul fil de lecture traverse tous les noyaux parallèlement aux fils en Y. Le fil d'écriture et le fil d'inhibition traversent tous les noyaux parallèlement aux fils X. Les fils se croisent au milieu de la matrice ; cela réduit le bruit induit car le bruit d'une moitié annule le bruit de l'autre moitié.
Une matrice mémoire ferrite LVDC contenant 8192 bits. La connexion avec d'autres matrices s'effectue via des broches à l'extérieur
La matrice ci-dessus avait 8192 éléments, chacun stockant un bit. Pour économiser un mot mémoire, plusieurs matrices de base ont été additionnées, une pour chaque bit du mot. Les fils X et Y serpentaient à travers toutes les matrices principales. Chaque matrice avait une ligne de lecture séparée et une ligne d'interdiction d'écriture séparée. La mémoire LVDC utilisait une pile de 14 matrices de base (ci-dessous) stockant une "syllabe" de 13 bits avec un bit de parité.
La pile LVDC se compose de 14 matrices principales
L'écriture dans la mémoire à noyau magnétique nécessitait des fils supplémentaires, appelés lignes d'inhibition. Chaque matrice avait une ligne d'inhibition traversant tous les noyaux qu'elle contenait. Pendant le processus d'écriture, le courant passe à travers les lignes X et Y, remagnétisant les anneaux sélectionnés (un par plan) à l'état 1, en gardant tous les 1 dans le mot. Pour écrire un 0 à la position du bit, la ligne a été alimentée avec la moitié du courant opposé à la ligne X. En conséquence, les cœurs sont restés à 0. Ainsi, la ligne d'inhibition n'a pas permis au cœur de basculer à 1. mot peut être écrit dans la mémoire en activant les lignes d'inhibition correspondantes.
Module de mémoire LVDC
Comment un module de mémoire LVDC est-il construit physiquement ? Au centre du module de mémoire se trouve une pile de 14 matrices de mémoire ferromagnétiques illustrées précédemment. Il est entouré de plusieurs cartes avec des circuits pour piloter les fils X et Y et les lignes d'inhibition, les lignes de lecture de bits, la détection d'erreurs et la génération des signaux d'horloge nécessaires.
En général, la plupart des circuits liés à la mémoire se trouvent dans la logique informatique LVDC, et non dans le module de mémoire lui-même. En particulier, la logique informatique contient des registres pour stocker des adresses et des mots de données et effectuer la conversion entre série et parallèle. Il contient également des circuits pour la lecture à partir des lignes de bits lues, la vérification des erreurs et la synchronisation.
Module de mémoire montrant les composants clés. MIB (Multilayer Interconnection Board) est une carte de circuit imprimé à 12 couches
Carte de pilote de mémoire Y
Un mot dans la mémoire centrale est sélectionné en faisant passer les lignes X et Y respectives à travers la pile de la carte principale. Commençons par décrire le circuit du pilote Y et comment il génère un signal via l'une des 64 lignes Y. Au lieu de 64 circuits de pilote séparés, le module réduit le nombre de circuits en utilisant 8 pilotes "élevés" et 8 pilotes "bas". Ils sont câblés dans une configuration "matrice", de sorte que chaque combinaison de pilotes haut et bas sélectionne différentes rangées. Ainsi, 8 pilotes "haut" et 8 "bas" sélectionnent l'une des 64 (8 × 8) lignes Y.
La carte pilote Y (avant) pilote les lignes de sélection Y dans la pile de cartes
Sur la photo ci-dessous, vous pouvez voir certains des modules ULD (blancs) et la paire de transistors (or) qui pilotent les lignes de sélection Y. Le module "EI" est le cœur du pilote : il fournit une impulsion de tension constante (E ) ou fait passer une impulsion de courant constant (I) à travers la ligne de sélection. La ligne de sélection est commandée en activant le module EI en mode tension à une extrémité de la ligne et le module EI en mode courant à l'autre extrémité. Le résultat est une impulsion avec la tension et le courant corrects, suffisants pour remagnétiser le noyau. Il faut beaucoup d'élan pour le retourner; l'impulsion de tension est fixée à 17 volts, et le courant varie de 180 mA à 260 mA selon la température.
Photo macro de la carte de commande Y montrant six modules ULD et six paires de transistors. Chaque module ULD est étiqueté avec un numéro de pièce IBM, un type de module (par exemple, "EI") et un code dont la signification est inconnue
La carte est également équipée de modules de surveillance d'erreur (ED) qui détectent l'activation simultanée de plusieurs lignes de sélection Y. Le module ED utilise une solution semi-analogique simple : il additionne les tensions d'entrée à l'aide d'un réseau de résistances. Si la tension résultante est supérieure au seuil, la touche est déclenchée.
Sous la carte de commande se trouve un réseau de diodes contenant 256 diodes et 64 résistances. Cette matrice convertit les 8 paires de signaux supérieures et 8 inférieures de la carte de commande en 64 connexions de ligne Y qui traversent la pile principale de cartes. Des câbles flexibles en haut et en bas de la carte connectent la carte au réseau de diodes. Deux câbles flexibles à gauche (non visibles sur la photo) et deux barres omnibus à droite (une visible) relient la matrice de diodes au réseau de noyaux. Le câble flexible visible sur la gauche connecte la carte Y au reste de l'ordinateur via la carte d'E/S, tandis que le petit câble flexible en bas à droite se connecte à la carte du générateur d'horloge.
Carte de pilote de mémoire X
La disposition pour piloter les lignes X est similaire à celle du Y, sauf qu'il y a 128 lignes X et 64 lignes Y. Comme il y a deux fois plus de fils X, le module a une deuxième carte de pilote X en dessous. Bien que les cartes X et Y aient les mêmes composants, le câblage est différent.
Cette carte et celle en dessous contrôlent X rangées sélectionnées dans une pile de cartes centrales
La photo ci-dessous montre que certains composants ont été endommagés sur la carte. L'un des transistors est déplacé, le module ULD est cassé en deux et l'autre est cassé. Le câblage est visible sur le module cassé, ainsi que l'un des minuscules cristaux de silicium (à droite). Sur cette photo, vous pouvez également voir les traces de pistes conductrices verticales et horizontales sur une carte de circuit imprimé à 12 couches.
Gros plan de la section endommagée de la planche
Sous les cartes de commande X se trouve une matrice de diodes X contenant 288 diodes et 128 résistances. Le réseau de diodes X utilise une topologie différente de celle de la carte de diodes Y pour éviter de doubler le nombre de composants. Comme la carte Y-diode, cette carte contient des composants montés verticalement entre deux cartes de circuits imprimés. Cette méthode s'appelle "cordwood" et permet aux composants d'être étroitement emballés.
Une photo macro d'un réseau de diodes X montrant des diodes en bois de corde montées verticalement entre 2 cartes de circuits imprimés. Les deux cartes de commande X reposent au-dessus de la carte de diodes, séparées d'elles par de la mousse de polyuréthane. Veuillez noter que les cartes de circuits imprimés sont très proches les unes des autres.
Amplificateurs de mémoire
La photo ci-dessous montre la carte de l'amplificateur de lecture. Possède 7 canaux pour lire 7 bits de la pile mémoire ; la carte identique ci-dessous gère 7 bits supplémentaires pour un total de 14 bits. Le but de l'amplificateur de détection est de détecter le petit signal (20 millivolts) généré par le noyau remagnétisable et de le transformer en une sortie 1 bit. Chaque canal se compose d'un amplificateur différentiel et d'un tampon, suivis d'un transformateur différentiel et d'une pince de sortie. Sur la gauche, un câble flexible à 28 fils se connecte à la pile de mémoire, conduisant les deux extrémités de chaque fil de détection à un circuit amplificateur, en commençant par le module MSA-1 (Memory Sense Amplifier). Les composants individuels sont des résistances (cylindres marron), des condensateurs (rouge), des transformateurs (noir) et des transistors (or). Les bits de données sortent des cartes d'amplificateur de détection via le câble flexible sur la droite.
Carte amplificateur de lecture en haut du module mémoire. Cette carte amplifie les signaux des fils de détection pour créer des bits de sortie
Pilote de ligne d'interdiction d'écriture
Les pilotes d'inhibition sont utilisés pour écrire dans la mémoire et sont situés sous le module principal. Il y a 14 lignes d'inhibition, une pour chaque matrice sur la pile. Pour écrire un bit 0, le pilote de verrouillage correspondant est activé et le courant traversant la ligne d'inhibition empêche le noyau de passer à 1. Chaque ligne est pilotée par un module ID-1 et ID-2 (driver de ligne d'inhibition d'écriture) et une paire de transistors. Des résistances de précision de 20,8 ohms en haut et en bas de la carte régulent le courant de blocage. Le câble flexible à 14 fils sur la droite connecte les pilotes aux 14 fils d'inhibition dans la pile de cartes centrales.
Carte d'inhibition en bas du module mémoire. Cette carte génère 14 signaux d'inhibition utilisés lors de l'enregistrement
Mémoire du pilote d'horloge
Le pilote d'horloge est une paire de cartes qui génèrent des signaux d'horloge pour le module de mémoire. Une fois que l'ordinateur commence une opération de mémoire, les différents signaux d'horloge utilisés par le module de mémoire sont générés de manière asynchrone par le pilote d'horloge du module. Les cartes de commande d'horloge sont situées au bas du module, entre la pile et la carte d'inhibition, de sorte que les cartes sont difficiles à voir.
Les cartes de pilote d'horloge sont en dessous de la pile de mémoire principale mais au-dessus de la carte de verrouillage
Les composants de la carte bleue sur la photo ci-dessus sont des potentiomètres multitours, vraisemblablement pour le réglage de la synchronisation ou de la tension. Des résistances et des condensateurs sont également visibles sur les cartes. Le schéma montre plusieurs modules MCD (Memory Clock Driver), mais aucun module n'est visible sur les cartes. Difficile de dire si cela est dû à une visibilité limitée, à un changement de circuit, ou à la présence d'une autre carte avec ces modules.
Panneau E/S mémoire
La dernière carte de module de mémoire est la carte d'E/S, qui distribue les signaux entre les cartes de module de mémoire et le reste de l'ordinateur LVDC. Le connecteur vert à 98 broches en bas se connecte au châssis de mémoire LVDC, fournissant des signaux et de l'alimentation à partir de l'ordinateur. La plupart des connecteurs en plastique sont cassés, c'est pourquoi les contacts sont visibles. Le tableau de distribution est relié à ce connecteur par deux câbles souples 49 broches en bas (seul le câble avant est visible). D'autres câbles flexibles distribuent les signaux à la carte de commande X (à gauche), à la carte de commande Y (à droite), à la carte d'amplificateur de détection (en haut) et à la carte d'inhibition (en bas). 20 condensateurs sur la carte filtrent la puissance fournie au module mémoire.
La carte d'E/S entre le module de mémoire et le reste de l'ordinateur. Le connecteur vert en bas se connecte à l'ordinateur et ces signaux sont acheminés via des câbles plats vers d'autres parties du module de mémoire
conclusion
Le module de mémoire LVDC principal fournissait un stockage compact et fiable. Jusqu'à 8 modules de mémoire peuvent être placés dans la moitié inférieure de l'ordinateur. Cela a permis à l'ordinateur de stocker 32 Mots de 26 bits ou 16 kilomots en mode "duplex" redondant très fiable.
Une caractéristique intéressante de LVDC était que les modules de mémoire pouvaient être mis en miroir pour plus de fiabilité. En mode "duplex", chaque mot était stocké dans deux modules mémoire. Si une erreur se produisait dans un module, le mot correct pouvait être obtenu à partir d'un autre module. Bien que cela garantisse la fiabilité, cela a réduit de moitié l'empreinte mémoire. Alternativement, les modules de mémoire peuvent être utilisés en mode « simplex », chaque mot étant stocké une fois.
LVDC peut accueillir jusqu'à huit modules de mémoire CPU
Le module de mémoire à noyau magnétique fournit une représentation visuelle du moment où le stockage de 8 Ko nécessitait un module de 5 livres (2,3 kg). Cependant, ce souvenir était très parfait pour son époque. Ces dispositifs sont tombés en désuétude dans les années 1970 avec l'avènement des DRAM à semi-conducteurs.
Le contenu de la RAM est conservé lorsque l'alimentation est coupée, il est donc probable que le module stocke encore le logiciel de la dernière fois que l'ordinateur a été utilisé. Oui, oui, vous pouvez y trouver quelque chose d'intéressant même des décennies plus tard. Il serait intéressant d'essayer de récupérer ces données, mais les circuits endommagés créent un problème, de sorte que le contenu ne pourra probablement pas être récupéré du module de mémoire avant une autre décennie.
Que pouvez-vous lire d'autre sur le blog ?
→
→
→
→
→
Abonnez-vous à notre -channel, pour ne pas rater le prochain article ! Nous n'écrivons pas plus de deux fois par semaine et uniquement pour affaires. Nous vous rappelons également que Cloud4Y peut fournir un accès à distance sécurisé et fiable aux applications et informations métiers nécessaires à la continuité de l'activité. Le travail à distance est un obstacle supplémentaire à la propagation du coronavirus. Les détails sont de nos gestionnaires.
Source: habr.com