L'ordinateur qui a fonctionné dans la fusée porteuse (Launch Vehicle Digital Computer, LVDC) a joué un rôle clé dans le programme lunaire Apollo, contrôlant la fusée Saturn V. Comme la plupart des ordinateurs de l'époque, il stockait des données dans de minuscules noyaux magnétiques. Dans cet article, Cloud4Y raconte le module de mémoire LVDC d'une collection précieuse. de Steve Jurvetson.
Ce module de mémoire a été amélioré au milieu des années 1960. Pour sa création, des composants de montage en surface, des modules hybrides et des connexions flexibles ont été utilisés, ce qui l'a rendu beaucoup plus petit et plus léger que la mémoire des ordinateurs de l'époque. Cependant, le module de mémoire ne pouvait stocker que 4096 mots de 26 bits.
Module de mémoire à noyaux magnétiques. Ce module stocke 4K mots de 26 bits de données et 2 bits de parité. Avec quatre modules de mémoire offrant une capacité totale de 16 384 mots, il pèse 2,3 kg et mesure 14 cm × 14 cm × 16 cm.
Le vol vers la Lune a commencé le 25 mai 1961, lorsque le président Kennedy a annoncé que l'Amérique ferait atterrir un homme sur la Lune avant la fin de la décennie. Pour cela, on a utilisé la fusée à trois étages Saturn V, la fusée la plus puissante jamais construite. Saturn V était pilotée et contrôlée par un ordinateur (voir à son sujet) de la troisième étape de la fusée porteuse, depuis le décollage vers l'orbite terrestre, puis lors du trajet vers la Lune. (Le vaisseau spatial Apollo se séparait à ce moment de la fusée Saturn V, et la tâche du LVDC était accomplie).
Le LVDC est installé dans un cadre de support. Des connecteurs ronds sont visibles sur la face avant de l'ordinateur. Huit connecteurs électriques et deux connecteurs pour le refroidissement liquide ont été utilisés.
Le LVDC n'était qu'un des plusieurs ordinateurs à bord d'Apollon. Le LVDC était relié au système de contrôle de vol, un ordinateur analogique de 45 kilos. L'ordinateur de navigation embarqué d'Apollon (Apollo Guidance Computer, AGC) guidait le vaisseau spatial vers la surface de la Lune. Le module de commandement contenait un AGC, tandis que le module lunaire contenait un deuxième AGC avec le système de navigation Abort, un ordinateur de secours.
Il y avait plusieurs ordinateurs à bord d'Apollon
Appareils Unit Logic (ULD)
Les LVDC ont été créés à l'aide d'une technologie hybride intéressante appelée ULD, ou unité de chargement unitaire. Bien qu'ils ressemblent extérieurement à des circuits intégrés, les modules ULD contenaient plusieurs composants. Ils utilisaient de simples cristaux de silicium, chacun ayant un ou deux transistors. Ces matrices, ainsi que des résistances à film épais imprimées, étaient montées sur une plaque en céramique pour réaliser des circuits de type porte logique. Ces modules étaient une variant des modules SLT (), développés pour les ordinateurs IBM de la série S/360. IBM a commencé à développer des modules SLT en 1961, avant que les circuits intégrés ne deviennent économiquement viables, et d'ici 1966, IBM produisait plus de 100 millions de modules SLT par an.
Les modules ULD étaient significativement plus petits que les modules SLT, comme le montre la photo ci-dessous, ce qui les rendait plus adaptés à un ordinateur spatial compact. Les modules ULD utilisaient des plaques de couverture en céramique au lieu de broches métalliques dans les SLT, et avaient des contacts métalliques sur la surface supérieure au lieu de dents. Des pinces sur la carte maintenaient le module ULD en place et se connectaient à ces contacts.
Pourquoi IBM utilisait-elle des modules SLT plutôt que des circuits intégrés ? La principale raison était que les circuits intégrés en étaient encore à leurs débuts, ayant été inventés en 1959. En 1963, les modules SLT offraient des avantages en termes de coût et de performance par rapport aux circuits intégrés. Cependant, les modules SLT étaient souvent considérés comme obsolètes par rapport aux circuits intégrés. Un des avantages des modules SLT par rapport aux circuits intégrés était que les résistances dans les SLT étaient beaucoup plus précises que dans les circuits intégrés. Lors de leur fabrication, les résistances à film épais dans les modules SLT étaient soigneusement sablées pour éliminer le film résistif jusqu'à obtenir la résistance souhaitée. Les modules SLT étaient également moins chers que des circuits intégrés similaires dans les années 1960.
Les LVDC et l'équipement associé utilisaient plus de 50 types différents de ULD.
Les modules SLT (à gauche) sont significativement plus grands que les modules ULD (à droite). La taille des ULD est de 7,6 mm × 8 mm.
La photo ci-dessous montre les composants internes du module ULD. À gauche, sur la plaque en céramique, on peut voir des conducteurs reliés à quatre petits cristaux de silicium carrés. Cela ressemble à un circuit imprimé, mais gardez à l'esprit qu'il est beaucoup plus petit qu'un ongle. Les rectangles noirs à droite sont des résistances à film épais imprimées au verso de la plaque.
ULD, vue de dessus et de dessous. Les cristaux de silicium et les résistances sont visibles. Alors que les modules SLT avaient des résistances sur la surface supérieure, les modules ULD avaient des résistances en bas, ce qui augmentait la densité et le coût.
La photo ci-dessous montre un cristal de silicium du module ULD qui intégrait deux diodes. Les dimensions sont exceptionnellement petites, pour comparaison, des cristaux de sucre sont placés à côté. Le cristal avait trois connexions externes via des billes de cuivre soudées à trois cercles. Les deux cercles inférieurs (anodes des deux diodes) étaient dopés (zones plus sombres), tandis que le cercle supérieur droit était le cathode, connecté à la base.
Photo d'un cristal de silicium à deux diodes à côté de cristaux de sucre.
Comment fonctionne la mémoire à noyaux magnétiques.
La mémoire à noyaux magnétiques était la principale forme de stockage des données dans les ordinateurs des années 1950, jusqu'à ce qu'elle soit remplacée par des dispositifs de stockage à semi-conducteurs dans les années 1970. La mémoire était constituée de minuscules anneaux de ferrite, appelés noyaux. Les anneaux de ferrite étaient disposés dans une matrice rectangulaire, avec de deux à quatre fils passant à travers chaque anneau pour lire et écrire des informations. Les anneaux permettaient de stocker un bit d'information. Un noyau était magnétisé par une impulsion de courant passant par les fils traversant l'anneau de ferrite. La direction de la magnétisation d'un noyau pouvait être inversée en envoyant une impulsion dans la direction opposée.
Pour lire la valeur du noyau, l'impulsion de courant mettait l'anneau à l'état 0. Si le noyau était précédemment à l'état 1, le champ magnétique changeant créait une tension dans l'un des fils traversant les noyaux. Mais si le noyau était déjà à l'état 0, le champ magnétique ne changerait pas, et la tension dans le fil de lecture ne s'élèverait pas. Ainsi, la valeur du bit dans le noyau était lue en le réinitialisant à zéro et en vérifiant la tension sur le fil de lecture. Une caractéristique importante de la mémoire à noyaux magnétiques était que le processus de lecture du noyau de ferrite détruisait sa valeur, donc le noyau devait être « réécrit ».
Utiliser un fil séparé pour changer la magnétisation de chaque noyau était peu pratique, mais dans les années 1950, une mémoire ferrite a été développée, fonctionnant sur le principe de correspondance des courants. Le circuit avec quatre fils — X, Y, lecture, interdiction — est devenu commun. La technologie exploitait une propriété particulière des noyaux appelée hystérésis : un faible courant n’affecte pas la mémoire ferrite, mais un courant dépassant un certain seuil magnétiserait le noyau. En alimentant avec la moitié du courant nécessaire une ligne X et une ligne Y, seul le noyau où les deux lignes se croisent recevait un courant suffisant pour être re-magnétisé, tandis que les autres noyaux restaient intacts.
Voici à quoi ressemblait la mémoire IBM 360 Model 50. Les LVDC et le modèle 50 utilisaient des noyaux d'un même type, appelés 19-32, car leur diamètre intérieur était de 19 mil (0,4826 mm) et leur diamètre extérieur était de 32 mil (0,8 mm). Sur cette photo, on voit que trois fils passent par chaque noyau, mais le LVDC utilisait quatre fils.
La photo ci-dessous montre une matrice rectangulaire de mémoire LVDC. Cette matrice a 128 fils X allant verticalement et 64 fils Y allant horizontalement, avec un noyau à chaque intersection. Le seul fil de lecture passe à travers tous les brins en parallèle avec les fils en Y. Le fil d'écriture et le fil d'interdiction passent à travers tous les brins en parallèle avec les fils X. Les fils se croisent au milieu de la matrice ; cela réduit le bruit induit, car le bruit d'une moitié neutralise le bruit de l'autre moitié.
Une matrice de mémoire ferrite LVDC contenant 8192 bits. La connexion avec d'autres matrices se fait par des broches sur le côté extérieur.
La matrice ci-dessus avait 8192 éléments, chacun d'eux conservant un bit. Pour stocker un mot de mémoire, plusieurs matrices de base étaient superposées, une pour chaque bit du mot. Les fils X et Y serpentaient à travers toutes les matrices principales. Chaque matrice avait une ligne distincte pour la lecture et une ligne de désactivation pour l'écriture. La mémoire LVDC utilisait une pile de 14 matrices de base (ci-dessous), stockant une "syllabe" de 13 bits avec un bit de parité.
La pile LVDC se compose de 14 matrices principales.
L'enregistrement dans la mémoire sur des noyaux magnétiques nécessitait des fils supplémentaires, appelés lignes de désactivation. Chaque matrice avait une ligne de désactivation traversant tous les noyaux à l'intérieur. Lors de l'enregistrement, le courant passait à travers les lignes X et Y, re-magnétisant les anneaux sélectionnés (un par plan) au statut 1, stockant tous les 1 dans le mot. Pour écrire 0 à la position du bit, la ligne était alimentée avec un courant réduit, opposé à la ligne X. Par conséquent, les noyaux restaient à la valeur 0. Ainsi, la ligne de désactivation empêchait le noyau de se retourner à 1. N'importe quel mot souhaité pouvait être enregistré dans la mémoire en activant les lignes de désactivation appropriées.
Module de mémoire LVDC.
Comment le module de mémoire LVDC est-il physiquement construit ? Au centre du module de mémoire se trouve une pile de 14 matrices de mémoire ferromagnétique, montrées précédemment. Elle est entourée de plusieurs cartes avec un schéma pour contrôler les fils X et Y et les lignes de désactivation, les lignes de lecture des bits, les détections d'erreurs et la génération des signaux d'horloge nécessaires.
En général, la majorité des circuits liés à la mémoire résident dans la logique informatique LVDC, et non dans le module de mémoire lui-même. En particulier, la logique informatique contient des registres pour stocker l'adresse et le mot de données, et pour la conversion entre série et parallèle. Elle contient également un circuit de lecture à partir des lignes de lecture des bits, de vérification des erreurs et de synchronisation.
Module de mémoire indiquant les composants clés. MIB (Multilayer Interconnection Board) — c'est une carte imprimée à 12 couches.
Carte de contrôle de la mémoire Y.
Le mot en mémoire sur des noyaux magnétiques est choisi en faisant passer les lignes X et Y correspondantes à travers la pile principale des cartes. Commençons par décrire le schéma du pilote Y et comment il génère un signal à travers l'une des 64 lignes Y. Au lieu de 64 circuits de pilotes séparés, le module réduit le nombre de circuits en utilisant 8 « pilotes hauts » et 8 « pilotes bas ». Ils sont connectés en configuration « matricielle », de sorte que chaque combinaison de pilotes hauts et bas sélectionne différentes lignes. Ainsi, 8 « pilotes hauts » et 8 « pilotes bas » choisissent une des 64 (8 × 8) lignes Y.
La carte du pilote Y (face avant) contrôle les lignes de sélection Y dans la pile de cartes.
Sur la photo ci-dessous, on peut voir certains des modules ULD (blancs) et des paires de transistors (dorés) qui contrôlent les lignes de sélection Y. Le module « EI » est le cœur du pilote : il fournit une impulsion de tension continue (E) ou laisse passer une impulsion de courant continu (I) à travers la ligne de sélection. La ligne de sélection est contrôlée par l'activation du module EI en mode tension à une extrémité de la ligne et du module EI en mode courant à l'autre extrémité. Le résultat est une impulsion avec la tension et le courant appropriés, suffisants pour re-magnétiser le noyau. Une grande impulsion est nécessaire pour l'inverser ; l'impulsion de tension est fixée à 17 volts, et le courant varie de 180 mA à 260 mA selon la température.
Macro photo de la carte du pilote Y, montrant six modules ULD et six paires de transistors. Chaque module ULD est étiqueté avec le numéro de pièce IBM, le type de module (par exemple, « EI ») et un code dont la signification n'est pas claire.
La carte est également équipée de modules de suivi d'erreurs (ED), qui détectent lorsque plus d'une ligne de sélection Y est activée simultanément. Le module ED utilise une solution semi-analogique simple : il additionne les tensions d'entrée en utilisant un réseau de résistances. Si la tension résultante dépasse un seuil, le relais s'active.
Sous le panneau du pilote se trouve une matrice de diodes contenant 256 diodes et 64 résistances. Cette matrice convertit 8 paires de signaux supérieurs et 8 inférieures du panneau des pilotes en connexions avec 64 lignes Y, qui passent à travers la pile principale de panneaux. Des câbles flexibles en haut et en bas du panneau relient le panneau à la matrice de diodes. Deux câbles flexibles à gauche (non visibles sur la photo) et deux bus à droite (l'un étant visible) connectent la matrice de diodes à l'ensemble des noyaux. Le câble flexible visible à gauche connecte le panneau Y au reste de l'ordinateur via le panneau d'E/S, tandis qu'un petit câble flexible dans le coin inférieur droit se connecte au panneau du générateur d'horloge.
Panneau de contrôle de la mémoire X
Le schéma pour contrôler les lignes X est similaire à celui des lignes Y, à l'exception qu'il y a 128 lignes X et 64 lignes Y. Étant donné que les fils X sont deux fois plus nombreux, le module dispose d'un deuxième panneau de pilotes X en dessous. Bien que les panneaux X et Y aient les mêmes composants, le câblage est différent.
Ce panneau et celui situé juste en dessous contrôlent les lignes X sélectionnées dans la pile de panneaux avec des noyaux.
Sur la photo ci-dessous, on peut voir que certains composants sur le panneau ont été endommagés. L'un des transistors est déplacé, le module ULD est cassé en deux, et un autre est également déchiré. Le câblage est visible sur le module cassé, où l'on peut aussi apercevoir un des minuscules cristaux de silicium (à droite). Cette photo montre également les traces des pistes conductrices verticales et horizontales sur le circuit imprimé à 12 couches.
Gros plan de la zone endommagée du panneau
Sous les panneaux de contrôle X se trouve une matrice de diodes X, contenant 288 diodes et 128 résistances. La matrice de diodes X utilise une topologie différente de celle du panneau de diodes Y afin d'éviter le doublement du nombre de composants. Comme le panneau de diodes Y, ce panneau contient des composants montés verticalement entre deux circuits imprimés. Cette méthode est appelée 'cordwood' et permet un emballage serré des composants.
La macrophotographie de la matrice de diodes X montre des diodes montées verticalement selon la méthode cordwood entre 2 circuits imprimés. Deux panneaux de pilotes X se trouvent au-dessus du panneau de diodes, séparés d'eux par de la mousse de polyuréthane. Remarquez que les circuits imprimés sont disposés très près les uns des autres.
Amplificateurs de mémoire
La photo ci-dessous montre la carte amplificateur de lecture. Elle possède 7 canaux pour lire 7 bits de la pile de mémoire ; la carte identique ci-dessous traite encore 7 bits, pour un total de 14 bits. La tâche de l'amplificateur de lecture est de détecter un faible signal (20 millivolts), généré par un noyau magnétisable, et de le convertir en une sortie 1-bit. Chaque canal est composé d'un amplificateur différentiel et d'un tampon, suivis d'un transformateur différentiel et d'un fixateur de sortie. À gauche, un câble flexible à 28 fils est connecté à la pile de mémoire, amenant deux extrémités de chaque fil de lecture au circuit de l'amplificateur, commençant par le module MSA-1 (amplificateur de lecture de mémoire). Les composants individuels comprennent des résistances (cylindres bruns), des condensateurs (rouges), des transformateurs (noirs) et des transistors (dorés). Les bits de données sortent des cartes de l'amplificateur de lecture via le câble flexible à droite.
La carte amplificateur de lecture en haut du module de mémoire. Cette carte amplifie les signaux des fils capteurs pour créer des bits de sortie.
Conducteur de ligne de protection d'écriture.
Les drivers de protection sont utilisés pour l'écriture dans la mémoire et se trouvent au bas du module principal. Il y a 14 lignes de protection, une pour chaque matrice dans la pile. Pour écrire un bit 0, le driver de blocage correspondant est activé, et le courant à travers la ligne de protection empêche le noyau de basculer à 1. Chaque ligne est pilotée par les modules ID-1 et ID-2 (conducteur de ligne de protection d'écriture) et une paire de transistors. Des résistances de haute précision de 20,8 Ohms en haut et en bas de la carte règlent le courant de protection. Un câble flexible à 14 fils à droite relie les drivers aux 14 fils de blocage dans la pile de cartes avec noyaux.
La carte de protection au bas du module de mémoire. Cette carte génère 14 signaux de protection, utilisés lors de l'écriture.
Mémoire du conducteur d'horloge.
Le conducteur d'horloge est une paire de cartes qui génèrent des signaux de synchronisation pour le module de mémoire. Une fois que l'ordinateur commence une opération avec la mémoire, différents signaux de synchronisation, utilisés par le module de mémoire, sont générés de manière asynchrone par le conducteur d'horloge du module. Les cartes du conducteur d'horloge se trouvent au bas du module, entre la pile et la carte de protection, donc les cartes sont peu visibles.
Les cartes de fréquence d'horloge se situent sous la pile principale de mémoire, mais au-dessus de la carte de blocage.
Les composants bleus de la carte sur la photo en haut représentent des potentiomètres à plusieurs tours, probablement pour régler le temps ou la tension. Des résistances et des condensateurs sont également visibles sur les cartes. Le schéma montre plusieurs modules MCD (Memory Clock Driver), mais aucun module n'est visible sur les cartes. Il est difficile de dire si cela est dû à une visibilité limitée, à une modification du schéma ou à la présence d'une autre carte avec ces modules.
Panneau d'entrée-sortie de mémoire.
La dernière carte du module de mémoire est le panneau d'entrée-sortie, qui distribue les signaux entre les cartes du module de mémoire et le reste de l'ordinateur LVDC. Le connecteur vert à 98 contacts en bas se connecte au châssis de mémoire LVDC, fournissant signaux et alimentation à partir de l'ordinateur. La plupart des connecteurs en plastique sont cassés, montrant les contacts. La carte de distribution est reliée à ce connecteur par deux câbles flexibles à 49 contacts en bas (seul le câble avant est visible). D'autres câbles flexibles distribuent les signaux vers la carte X-driver (à gauche), la carte Y-driver (à droite), la carte amplificateur de lecture (en haut) et la carte de blocage (en bas). 20 condensateurs sur la carte filtrent l'alimentation fournie au module de mémoire.
Carte d'entrée-sortie entre le module de mémoire et le reste de l'ordinateur. Le connecteur vert en bas se connecte à l'ordinateur, et ces signaux sont acheminés via des câbles plats vers d'autres parties du module de mémoire.
Sortie
Le module de mémoire LVDC fournissait un stockage compact et fiable. Jusqu'à 8 modules de mémoire pouvaient être placés dans la moitié inférieure de l'ordinateur. Cela a permis à l'ordinateur de stocker 32. 26 mots de 26 bits ou 16 kilowords en mode 'duplex' redondant et hautement fiable.
Une caractéristique intéressante du LVDC était que les modules de mémoire pouvaient être doublés pour la fiabilité. En mode 'duplex', chaque mot était conservé dans deux modules de mémoire. Si une erreur se produisait dans un module, le mot correct pouvait être récupéré depuis l'autre module. Bien que cela ait assuré la fiabilité, cela a réduit la capacité de mémoire de moitié. Alternativement, les modules de mémoire peuvent être utilisés en mode 'simplex', chaque mot étant conservé une seule fois.
Le LVDC pouvait contenir jusqu'à huit modules de mémoire centrale.
Le module de mémoire à noyaux magnétiques fournit une représentation visuelle du temps où un module de 5 livres (2,3 kg) était nécessaire pour stocker 8 Ko. Cependant, cette mémoire était assez avancée pour son époque. De tels dispositifs ont cessé d'être utilisés dans les années 1970 avec l'avènement des DRAM à semi-conducteurs.
Le contenu de la mémoire vive est conservé après la coupure de l'alimentation, il est donc tout à fait possible que le module contienne encore des logiciels de la dernière utilisation de l'ordinateur. Oui, il pourrait y avoir quelque chose d'intéressant même après des décennies. Ce serait fascinant d'essayer de récupérer ces données, mais un circuit endommagé crée un problème, donc le contenu ne pourra probablement pas être extrait du module de mémoire avant des décennies supplémentaires.
Quoi d'autre de полезного можна почитать в блоге
→
→
→
→
→
Abonnez-vous à notre -canal, pour ne pas manquer le prochain article ! Nous écrivons pas plus de deux fois par semaine et uniquement sur des sujets pertinents. Nous rappelons également que Cloud4Y peut offrir un accès à distance sécurisé et fiable à des applications commerciales et des informations nécessaires pour assurer la continuité des affaires. Le travail à distance est une barrière supplémentaire contre la propagation du coronavirus. Les détails sont disponibles auprès de nos gestionnaires.
Source : habr.com
