Les ASIC pour l'apprentissage automatique doivent être conçus automatiquement.

Il est peu probable que quelqu'un conteste le fait que la conception de circuits intégrés spécifiques (ASIC) est un processus loin d'être simple et rapide. Pourtant, il est souhaitable et nécessaire que cela se fasse plus rapidement : aujourd'hui, on fournit l'algorithme, et une semaine plus tard, on récupère le projet numérique finalisé. Le fait est que les ASIC hautement spécialisés sont presque des produits sur mesure. Ceux-ci ne sont que rarement nécessaires en millions d'exemplaires, pour lesquels on pourrait investir sans limites en termes de temps et de ressources humaines, si cela doit être fait dans un délai très court. Les ASIC spécialisés, et donc les plus efficaces pour l'accomplissement de leurs tâches, doivent être moins coûteux en matière de développement, ce qui devient extrêmement pertinent à l'étape actuelle de l'apprentissage automatique. À cet égard, il n'est plus suffisant de compter sur les connaissances accumulées par le marché informatique et, en particulier, sur les avancées des GPU dans le domaine de l'apprentissage automatique (ML).

Pour accélérer la conception des ASIC pour les tâches de ML, l'agence DARPA lance un nouveau programme : Real Time Machine Learning (RTML). Ce programme d'apprentissage automatique en temps réel vise à développer un compilateur ou une plateforme logicielle capable de concevoir automatiquement l'architecture d'une puce pour un cadre ML spécifique. La plateforme doit analyser automatiquement l'algorithme proposé pour l'apprentissage automatique et l'ensemble de données associé, puis, en utilisant le langage Verilog, elle doit produire le code nécessaire à la création d'un ASIC spécialisé. Les spécialistes du développement d'algorithmes de ML n'ont pas les connaissances des concepteurs de puces, et ces derniers sont rarement familiers avec les principes de l'apprentissage automatique. Le programme RTML doit favoriser l'intégration des avantages des deux parties dans une plateforme automatisée de conception d'ASIC pour l'apprentissage automatique.

Au cours du cycle de vie du programme RTML, les solutions trouvées devront être testées dans deux domaines d'application principaux : le fonctionnement dans des réseaux 5G et le traitement d'images. Le programme RTML et les plateformes logicielles créées pour la conception automatique d'accélérateurs ML seront également utilisés pour développer et tester de nouveaux algorithmes ML et ensembles de données. Ainsi, même avant la conception du « silicium », il sera possible d'évaluer le potentiel de nouveaux cadres. Le partenaire de DARPA pour le programme RTML sera la National Science Foundation (NSF), qui s'occupe également de problèmes d'apprentissage automatique et du développement d'algorithmes ML. Le compilateur développé sera transmis à la NSF, tandis que DARPA s'attend à recevoir un compilateur et une plateforme pour la conception d'algorithmes ML en retour. Par la suite, la conception matérielle et le développement d'algorithmes deviendront une solution intégrée, ce qui conduira à l'émergence de systèmes machine auto-apprenants en temps réel.

Source : 3dnews.ru