La conception du cĆur du processeur Willow Cove est basĂ©e sur Sunny Cove, le premier cĆur Intel avec un vĂ©ritable nouveau design de cĆur depuis 5 ans. Cependant, Sunny Cove n'est implĂ©mentĂ© que dans les processeurs Ice Lake en 10 nm, tandis que les cĆurs Willow Cove devraient apparaĂźtre dans les CPU Tiger Lake (processus de fabrication en 10 nm+). La production de masse des puces Intel en 10 nm a Ă©tĂ© retardĂ©e jusqu'Ă la fin de 2020, donc les amateurs de solutions Intel pourraient encore rester avec une architecture relativement ancienne pendant un an.

Mais, il s'avĂšre qu'Intel travaille Ă adapter les cĆurs Willow Cove Ă ses normes actuelles de 14 nm, et cela pourrait ĂȘtre implĂ©mentĂ© dans les processeurs Rocket Lake. Du moins, c'est ce qu'a rapportĂ© l'utilisateur Twitter @chiakokhua, un ingĂ©nieur Ă la retraite dans le domaine du VLSI (design de circuits intĂ©grĂ©s Ă trĂšs grande Ă©chelle), qui publie divers nouvelles concernant l'architecture des CPU sur son compte.
Voici la traduction correcte :
«DĂ©solĂ©, j'ai fait des erreurs en copiant les spĂ©cifications. RKL-UP3/S devrait ĂȘtre AVX-512.»
«En termes simples : RKL = version 14 nm de TGL, sans iTBT, avec un IGD affaibli»
«De plus, le schéma VRM a été modifié pour SVID.»
â RetiredEngineerÂź (@chiakokhua)
Il a notĂ© que dans la documentation technique de Rocket Lake, il est essentiellement dĂ©crit comme une adaptation en 14 nm de Tiger Lake, mais qu'une part beaucoup plus faible du budget des transistors est allouĂ©e au GPU intĂ©grĂ© : les ingĂ©nieurs ont dĂ» faire ce compromis pour libĂ©rer de l'espace pour des cĆurs de processeur plus volumineux. De plus, le FIVR (rĂ©gulateur de tension intĂ©grĂ©) de Tiger Lake dans ce processeur sera remplacĂ© par un systĂšme de gestion d'alimentation traditionnel SVID VRM.

Selon des rapports antĂ©rieurs, la puce Rocket Lake-S en 14 nm comprendra jusqu'Ă 8 cĆurs de processeur, alors que son prĂ©dĂ©cesseur, Comet Lake-S, en comptait jusqu'Ă 10. Il est maintenant clair que le nombre rĂ©duit de cĆurs sera apparemment partiellement compensĂ© par un gain en termes d'instructions exĂ©cutĂ©es par cycle (IPC). Cela pourrait ĂȘtre la premiĂšre augmentation significative de l'IPC depuis les processeurs Skylake.
Source : 3dnews.ru
