Qwenputer — édition du modèle d'IA Qwen3.5, capable de simuler un CPU RISC-V pour exécuter du code en C et MicroPython
Dans le cadre du projet Qwenputer, les chercheurs ont préparé une version avancée du modèle AI Qwen3.5-4B, qui intègre un simulateur complet d'un CPU 32 bits basé sur l'architecture RISC-V (RV32IM), prenant en charge l'extension Zba et équipé d'un coprocesseur bignum pour les opérations arithmétiques sur de grands nombres. L'implémentation du cœur du CPU a été compilée en un ensemble de poids et intégrée dans un grand modèle linguistique sous la forme de 11 couches supplémentaires de transformateurs, […]
