Le dépôt AOSP (Android Open Source Project), où se développe le code source de la plateforme Android, a commencé à intégrer des modifications pour supporter les appareils avec des processeurs basés sur l'architecture RISC-V.
Un ensemble de modifications pour le support de RISC-V a été préparé par Alibaba Cloud et comprend 76 correctifs, touchant diverses sous-systèmes, incluant la pile graphique, le système audio, les composants de lecture vidéo, la bibliothèque bionic, la machine virtuelle dalvik, les frameworks, les piles Wi-Fi et Bluetooth, les outils pour développeurs, ainsi que divers modules tiers, y compris des modèles pour TensorFlow Lite et des modules d'apprentissage automatique pour la reconnaissance de texte, la classification des sons et des images.
Sur l'ensemble des correctifs, 30 ont déjà été intégrés dans AOSP, en rapport avec l'environnement système et les bibliothèques. Au cours des prochains mois, Alibaba Cloud prévoit de transférer dans AOSP d'autres correctifs pour assurer le support de RISC-V dans le noyau, l'Android Runtime (ART) et l'émulateur.
Pour accompagner le support de RISC-V dans Android, un groupe de travail dédié, Android SIG, a été créé au sein de RISC-V International, auquel d'autres entreprises intéressées par le fonctionnement de la pile logicielle Android sur les processeurs RISC-V peuvent se joindre. La promotion du support RISC-V dans le noyau d'Android se fait en collaboration avec Google et les représentants de la communauté.
Les modifications proposées pour Android ont été préparées dans le cadre d'une initiative d'expansion des domaines d'application des dispositifs basés sur l'architecture RISC-V. L'année dernière, Alibaba a ouvert ses recherches concernant les processeurs RISC-V XuanTie et a commencé activement à promouvoir RISC-V non seulement pour les dispositifs IoT et les systèmes serveur, mais également pour les dispositifs grand public et divers puces spécialisées, couvrant divers domaines d'application, des systèmes multimédias au traitement des signaux et des accélérateurs pour l'apprentissage automatique.
RISC-V offre un système d'instructions machine ouvert et flexible, permettant de créer des microprocesseurs pour divers domaines d'application, sans exiger de redevances ni imposer de conditions d'utilisation. RISC-V permet de créer des SoC et des processeurs entièrement ouverts. Actuellement, sur la base des spécifications RISC-V, plusieurs dizaines de variantes de cœurs de microprocesseurs, environ une centaine de SoC et des puces déjà produites sont développées par diverses entreprises et communautés sous différentes licences libres (BSD, MIT, Apache 2.0). Le support de RISC-V est présent à partir des versions Glibc 2.27, binutils 2.30, gcc 7 et du noyau Linux 4.15.
Source : opennet.ru
