Publication de Coreboot 4.16

La version du projet CoreBoot 4.16 a été publiée, dans le cadre de laquelle une alternative libre aux firmwares et BIOS propriétaires est développée. Le code du projet est distribué sous la licence GPLv2. 170 développeurs ont participé à la création de cette nouvelle version, qui comprend 1770 modifications.

Les principales nouveautés :

• Ajout de la prise en charge de 33 cartes mères, dont 22 sont utilisées sur des appareils avec Chrome OS ou sur serveurs Google. Parmi les cartes non liées à Google :
  • Acer Aspire VN7-572G
  • AMD Chausie
  • ASROCK H77 Pro4-M
  • ASUS P8Z77-M
  • Émulation QEMU power9
  • Intel Alderlake-N RVP
  • Prodrive Atlas
  • Star Labs Star Labs StarBook Mk V (i3-1115G4 et i7-1165G7)
  • System76 gaze16 3050, 3060 et 3060-b
• La prise en charge des cartes mères Google Corsola, Nasher et Stryke a été interrompue.
• Ajout de la prise en charge du CPU Power9 et du SoC AMD Sabrina.
• Ajout d'une option pour désactiver le sous-système IME (Intel Management Engine), qui est fourni avec la plupart des cartes mères modernes équipées de processeurs Intel et qui fonctionne sous la forme d'un microprocesseur distinct, travaillant indépendamment du CPU et exécutant des tâches qui doivent être séparées du système d'exploitation, telles que le traitement du contenu protégé (DRM), la mise en œuvre de modules TPM (Trusted Platform Module) et des interfaces à bas niveau pour surveiller et gérer le matériel. Pour désactiver l'IME dans les systèmes équipés de processeurs allant de la famille Skylake à Alder Lake, le paramètre me_state est utilisé dans le CMOS, l'attribution de la valeur 1 à ce paramètre désactivera le moteur. Un fonctionnement de l'état de CSME via le CMOS a été ajouté avec la méthode « .enable », dont l'état correspond au paramètre me_state.
• Ajout d'un coreboot-configurator, une interface graphique simple pour modifier les paramètres CMOS dans Coreboot CBFS, utilisant l'outil nvramtool.
• Ajout de l'outil apcb_v3_edit pour éditer les fichiers binaires APCB V3 (AMD PSP Customization Block) et y substituer jusqu'à 16 SPD (Serial Presence Detect).
• Mise à jour des sous-modules amd_blobs, arm-trusted-firmware, blobs, chromeec, intel-microcode, qc_blobs et vboot.
• Le code pour la configuration de LAPIC (Local Advanced Programmable Interrupt Controller) a été déplacé vers MP init.
• Ajout du support des séquences d'échappement ANSI pour mettre en évidence des événements importants, tels que des erreurs et des avertissements, lors de l'affichage des journaux dans une console interactive.
• Implémentation de la fonction cbmem_dump_console, similaire à cbmem_dump_console_to_uart, mais fonctionnant avec des consoles configurées normalement.
• Les paramètres de l'image Live ont été adaptés pour fonctionner avec la distribution NixOS 21.11. La prise en charge du paquet iasl, qui a été remplacé par acpica-tools, a été interrompue.
• Le chargeur U-Boot a été mis à jour vers la version 2021.10.
• Ajout de la prise en charge des systèmes comprenant plus de 128 cœurs CPU.
• Ajout du pilote pour les capteurs de proximité Semtech sx9360 SAR, utilisés dans les appareils Samsung.
• Ajout du pilote pour les contrôleurs SD SGenesys Logic GL9750, utilisés dans les Chromebook.
• Ajout de la prise en charge des contrôleurs Ethernet Realtek RT8125.
• Ajout du pilote pour Fibocom 5G WWAN ACPI.
• Ajout de la prise en charge des topologies de mémoire mixte lors de l'utilisation de DDR4.
• Ajout de la prise en charge de la spécification FSP 2.3 (Flexible Software Package).
• Code révisé pour le calcul des hachages utilisés lors de la vérification et de l'évaluation de l'état du CBFS.
• Ajout de la prise en charge de la technologie PCI-e Resizable BAR (Base Address Registers), permettant au CPU d'accéder à toute la mémoire vidéo de la carte PCI.

De plus, un plan de transition est présenté à partir de la version 4.18 vers la quatrième révision du mécanisme d'allocation des ressources (RESOURCE_ALLOCATOR_V4), qui inclut la prise en charge de la manipulation de plusieurs plages de ressources, de l'utilisation de tout l'espace d'adressage et de l'allocation de mémoire au-dessus de 4 Go. La version Coreboot 4.18, qui est attendue en novembre, prévoit également de déclarer obsolète le mécanisme d'initialisation traditionnelle du mode multiprocesseur (LEGACY_SMP_INIT), remplacé par le code d'initialisation PARALLEL_MP.

Source : opennet.ru