Après 11 mois de développement, la version du hyperviseur libre Xen 4.18 est publiée. Des entreprises telles qu'Amazon, Arm, Bitdefender, Citrix, EPAM Systems et AMD ont participé au développement de cette nouvelle version. La formation des mises à jour pour la branche Xen 4.18 se poursuivra jusqu'au 16 mai 2025, et la publication des corrections de vulnérabilités se prolongera jusqu'au 16 novembre 2026.
Modifications clés dans Xen 4.18 :
- Des implémentations initiales des ports pour les architectures RISC-V et Power (ppc64le) ont été ajoutées. Des environnements pour tester ces ports RISC-V et Power ont été déployés dans le système d'intégration continue GitLab CI.
- Lors de l'utilisation de systèmes ARM64, les caractéristiques de l'architecture ARM ont été prises en compte dans le sous-système de mémoire de Xen. Un support expérimental pour les instructions vectorielles SVE (Scalable Vector Extension) a été ajouté. Un cadre de firmware Arm pour l'architecture ARM A-profile (profil d'application ARM, FF-A) a été ajouté. Une possibilité expérimentale de l'ajout et la suppression dynamiques de nœuds dans l'arbre des dispositifs Xen à l'aide de fichiers .dtbo a été introduite.
- Sur les systèmes avec des processeurs Intel, le paramètre MSR_ARCH_CAPS est désormais visible dans les systèmes invités et peut être configuré via le fichier de configuration de la machine virtuelle. Sur les processeurs sortis à partir de 2019, le paramètre MSR_ARCH_CAPS permet de connaître les corrections matérielles appliquées aux vulnérabilités liées à l'exécution spéculative des opérations.
- Le support de l'extension CPUID_USER_DIS (CPUID Faulting), introduite dans la quatrième génération de processeurs AMD EPYC pour contrôler l'accès aux données CPUID depuis un système d'hébergement paravirtualisé, a été ajouté.
- Le support des extensions apparues dans les processeurs Intel basés sur l'architecture micro Sapphire Rapids a été ajouté :
- Pour les systèmes invités en mode HVM et PVH, le support du mécanisme PKS (Protection Key Supervisor), qui améliore les capacités de protection des pages de mémoire, a été ajouté.
- Pour éviter l'arrêt brutal de tout le système en cas de problèmes liés aux verrous microarchitecturaux, le mécanisme VM-Notify a été activé.
- Une protection contre le blocage du bus due à une utilisation non ciblée des instructions atomiques dans le système invité a été ajoutée (limitée par le taux).
- Le support des instructions AVX512-FP16, apparues dans les CPU Intel basés sur l'architecture micro Granite Rapids, a été ajouté.
- Un pilote cpufreq a été ajouté, utilisant le mécanisme HWP (Hardware P-States) pour gérer la consommation d'énergie et la fréquence des processeurs Intel.
- La prise en charge de l'exécution forcée des opérations système en mode DOITM (Data Operand Independent Timing Mode) a été mise en œuvre, garantissant un temps d'exécution constant des instructions, indépendamment des données traitées dans ces instructions.
- La mise en œuvre des exigences pour le développement de programmes sûrs et fiables en langage C, formulées dans les spécifications MISRA-C pour les systèmes critiques, a été poursuivie. Le nombre de directives MISRA-C intégrées dans Xen est passé de 4 à 6, et celui des règles de 24 à 65 (la spécification compte au total 16 directives et 143 règles).
- L'outil xl/libxl offre la possibilité de modifier les paramètres SMBIOS pour les systèmes invités en mode HVM.
- Deux nouveaux hyper-appels ont été ajoutés pour lier l'état de fonctionnement et les zones temporaires de vCPU à des adresses physiques plutôt qu'à des adresses virtuelles.
Source : opennet.ru
