Pendant longtemps
Des spécialistes du CEA-Leti pour le colloque VLSI Technologie & Circuits 2020
Samsung, à notre connaissance, avec le début de la production de puces 3 nm, prévoit de produire des transistors GAA à deux niveaux avec deux canaux plats (nanopages) situés l'un au-dessus de l'autre, entourés de tous côtés par une grille. Les spécialistes du CEA-Leti ont montré qu'il était possible de réaliser des transistors à sept canaux nanopages tout en réglant les canaux à la largeur requise. Par exemple, un transistor GAA expérimental à sept canaux a été commercialisé dans des versions avec des largeurs de 15 nm à 85 nm. Il est clair que cela permet de définir des caractéristiques précises des transistors et de garantir leur répétabilité (réduire la dispersion des paramètres).
Selon les Français, plus il y a de niveaux de canal dans un transistor GAA, plus la largeur effective du canal total est grande et, par conséquent, meilleure est la contrôlabilité du transistor. De plus, dans une structure multicouche, il y a moins de courant de fuite. Par exemple, un transistor GAA à sept niveaux a trois fois moins de courant de fuite qu'un transistor à deux niveaux (relativement, comme un Samsung GAA). Eh bien, l’industrie a finalement trouvé une voie à suivre, passant du placement horizontal des éléments sur une puce au placement vertical. Il semble que les microcircuits n'auront pas besoin d'augmenter la surface des cristaux pour devenir encore plus rapides, plus puissants et plus économes en énergie.
Source: 3dnews.ru