Le projet Libre-SOC, qui développe une puce ouverte avec une architecture hybride de style CDC 6600, dans laquelle, pour réduire la taille et la complexité de la puce, les instructions CPU, VPU et GPU ne sont pas séparées et proposées dans un seul ISA , a atteint le stade du transfert du premier échantillon test en production. Le projet a été initialement développé sous le nom Libre RISC-V, mais a été renommé Libre-SOC après la décision de remplacer RISC-V par l'architecture de jeu d'instructions (ISA) OpenPOWER 3.0.
Le projet vise à créer un système sur puce (SoC) complet, entièrement ouvert et libre de droits, pouvant être utilisé dans des ordinateurs monocarte, des netbooks et divers appareils portables. En plus des instructions spécifiques au processeur et des registres à usage général, Libre-SOC offre la possibilité d'effectuer des opérations vectorielles et des calculs spécialisés typiques des VPU et des GPU dans un seul bloc fonctionnel de processeur. La puce utilise l'architecture de jeu d'instructions OpenPOWER, l'extension Simple-V avec des instructions pour la vectorisation et le traitement parallèle des données, ainsi que des instructions spécialisées pour la conversion ARVB et les opérations 3D courantes.
Les instructions GPU sont axées sur l'utilisation avec l'API graphique Vulkan et VPU sur l'accélération de la conversion YUV-RGB et du décodage de MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3. , AC3, formats Vorbis et Opus. Un pilote gratuit est en cours de développement pour Mesa qui utilise les capacités de Libre-SOC pour fournir une implémentation logicielle accélérée par le matériel de l'API graphique Vulkan. Par exemple, les shaders Vulkan peuvent être traduits à l'aide d'un moteur JIT pour être exécutés à l'aide d'instructions spécialisées disponibles dans Libre-SOC.
Dans le prochain prototype de test, ils prévoient d'implémenter l'extension SVP64 (Variable-length Vectorisation), permettant d'utiliser le Libre-SOC comme processeur vectoriel (en plus de 32 registres à usage général de 64 bits, 128 registres seront fournis pour les calculs vectoriels). Le premier prototype ne comprend qu'un seul cœur cadencé à 300 MHz, mais il est prévu de sortir d'ici deux ans une version à 4 cœurs, puis une version à 8 cœurs et à terme une version à 64 cœurs.
Le premier lot de puces sera produit par TSMC en utilisant la technologie de traitement 180 nm. Tous les développements du projet sont distribués sous licences libres, y compris des fichiers au format GDS-II avec une description de la topologie complète de la puce, suffisante pour démarrer votre propre production. Libre-SOC sera la première puce totalement indépendante basée sur l'architecture Power non produite par IBM. Le développement a utilisé le langage de description matérielle nMigen (HDL basé sur Python, sans utiliser VHDL et Verilog), les bibliothèques de cellules standard FlexLib du projet Chips4Makers et la boîte à outils gratuite Coriolis2 VLSI pour la conversion de HDL en GDS-II.
Le développement de Libre-SOC a été financé par la Fondation NLnet, qui a alloué 400 5.5 euros pour créer une puce complètement ouverte dans le cadre d'un programme visant à créer des solutions techniques fondamentales vérifiables et fiables. La puce a une taille de 5.9x130 mm et comprend 4 300 portes logiques. Il se compose de quatre modules SRAM de XNUMX Ko et d'une unité de boucle à verrouillage de phase (PLL) de XNUMX MHz.
Source: opennet.ru