Intel prépare une NAND QLC à 144 couches et développe une NAND PLC à cinq bits

Ce matin à Séoul, en Corée du Sud, Intel a organisé l'événement « Memory and Storage Day 2019 » dédié aux projets futurs sur le marché de la mémoire et des disques SSD. Les représentants de l'entreprise y ont parlé des futurs modèles Optane, des progrès dans le développement du PLC NAND (Penta Level Cell) à cinq bits et d'autres technologies prometteuses qu'elle envisage de promouvoir au cours des prochaines années. Intel a également évoqué sa volonté d'introduire à long terme de la RAM non volatile dans les ordinateurs de bureau et de nouveaux modèles de SSD bien connus pour ce segment.

Intel prépare une NAND QLC à 144 couches et développe une NAND PLC à cinq bits

La partie la plus inattendue de la présentation d'Intel sur les développements en cours était l'histoire de PLC NAND - un type de mémoire flash encore plus dense. La société souligne qu'au cours des deux dernières années, la quantité totale de données produites dans le monde a doublé, de sorte que les disques basés sur QLC NAND à quatre bits ne semblent plus être une bonne solution à ce problème - l'industrie a besoin d'options avec des performances plus élevées. densité de stockage. La sortie doit être une mémoire flash Penta-Level Cell (PLC), dont chaque cellule stocke cinq bits de données à la fois. Ainsi, la hiérarchie des types de mémoire flash ressemblera bientôt à SLC-MLC-TLC-QLC-PLC. Le nouveau PLC NAND sera capable de stocker cinq fois plus de données par rapport au SLC, mais bien sûr avec des performances et une fiabilité inférieures, puisque le contrôleur devra distinguer 32 états de charge différents de la cellule pour écrire et lire cinq bits. .

Intel prépare une NAND QLC à 144 couches et développe une NAND PLC à cinq bits

Il convient de noter qu'Intel n'est pas le seul à chercher à créer une mémoire flash encore plus dense. Toshiba a également évoqué son projet de création de PLC NAND lors du Flash Memory Summit qui s'est tenu en août. Cependant, la technologie d'Intel est très différente : la société utilise des cellules de mémoire à grille flottante, tandis que les conceptions de Toshiba sont construites autour de cellules basées sur des pièges à charge. Avec l'augmentation de la densité de stockage des informations, une porte flottante semble être la meilleure solution, car elle minimise l'influence mutuelle et le flux de charges dans les cellules et permet de lire les données avec moins d'erreurs. En d'autres termes, la conception d'Intel est mieux adaptée à l'augmentation de la densité, ce qui est confirmé par les résultats des tests de QLC NAND disponibles dans le commerce et réalisés à l'aide de différentes technologies. De tels tests montrent que la dégradation des données dans les cellules mémoire QLC basées sur une grille flottante se produit deux à trois fois plus lentement que dans les cellules QLC NAND avec piège à charge.

Intel prépare une NAND QLC à 144 couches et développe une NAND PLC à cinq bits

Dans ce contexte, l'information selon laquelle Micron a décidé de partager le développement de sa mémoire flash avec Intel, entre autres, en raison du désir de passer à l'utilisation de cellules à piège de charge, semble très intéressante. Intel reste attaché à la technologie d'origine et l'implémente systématiquement dans toutes les nouvelles solutions.

Outre le PLC NAND, encore en développement, Intel entend augmenter la densité de stockage des informations dans la mémoire flash en utilisant d'autres technologies plus abordables. L'entreprise a notamment confirmé la transition imminente vers la production en série de QLC 96D NAND à 3 couches : elle sera utilisée dans le cadre d'une nouvelle campagne de consommation. Intel SSD 665p.

Intel prépare une NAND QLC à 144 couches et développe une NAND PLC à cinq bits

Cela sera suivi par la maîtrise de la production de QLC 144D NAND à 3 couches - elle entrera en production l'année prochaine. Il est curieux qu'Intel ait jusqu'à présent nié toute intention d'utiliser une triple soudure de cristaux monolithiques. Ainsi, alors que la conception à 96 couches implique l'assemblage vertical de deux cristaux à 48 couches, la technologie à 144 couches sera apparemment basée sur 72 couches. "produits semi-finis".

Parallèlement à l'augmentation du nombre de couches dans les cristaux QLC 3D NAND, les développeurs Intel n'ont pas encore l'intention d'augmenter la capacité des cristaux eux-mêmes. Basés sur les technologies à 96 et 144 couches, les mêmes cristaux térabits seront produits comme la première génération de NAND QLC 64D à 3 couches. Cela est dû à la volonté de fournir aux SSD basés sur celui-ci un niveau de performances acceptable. Les premiers SSD à utiliser une mémoire à 144 couches seront les disques de serveur Arordale+.



Source: 3dnews.ru

Ajouter un commentaire