Intel développe une nouvelle architecture de micrologiciel, Universal Scalable Firmware (USF), visant à simplifier le développement de tous les composants de la pile logicielle du micrologiciel pour diverses catégories d'appareils, des serveurs aux systèmes sur puce (SoC). USF fournit des couches d'abstraction qui vous permettent de séparer la logique d'initialisation matérielle de bas niveau des composants de la plate-forme responsables de la configuration, des mises à jour du micrologiciel, de la sécurité et du démarrage du système d'exploitation. Un projet de spécification et une implémentation d'éléments typiques de l'architecture USF sont publiés sur GitHub.
USF a une structure modulaire qui n'est pas liée à des solutions spécifiques et permet l'utilisation de divers projets existants qui implémentent les étapes d'initialisation matérielle et de démarrage, tels que la pile UEFI TianoCore EDK2, le micrologiciel minimaliste Slim Bootloader, le chargeur de démarrage U-Boot et le Plateforme CoreBoot. L'interface UEFI, la couche LinuxBoot (pour le chargement direct du noyau Linux), VaultBoot (démarrage vérifié) et l'hyperviseur ACRN peuvent être utilisés comme environnements de charge utile pour rechercher le chargeur de démarrage et transférer le contrôle au système d'exploitation. Des interfaces typiques sont fournies pour les systèmes d'exploitation tels que ACPI, UEFI, Kexec et Multi-boot.
USF fournit une couche de support matériel distincte (FSP, Firmware Support Package), qui interagit avec une couche d'orchestration de plateforme universelle et personnalisable (POL, Platform Orchestration Layer) via une API commune. FSP résume les opérations telles que la réinitialisation du processeur, l'initialisation du matériel, le travail avec SMM (System Management Mode), l'authentification et la vérification au niveau du SoC. La couche d'orchestration simplifie la création d'interfaces ACPI, prend en charge les bibliothèques de chargeur de démarrage génériques, vous permet d'utiliser le langage Rust pour créer des composants de micrologiciel sécurisés et offre la possibilité de définir la configuration à l'aide du langage de balisage YAML. Le niveau POL gère également l'attestation, l'authentification et l'installation sécurisée des mises à jour.
Il est prévu que la nouvelle architecture permette :
- Réduisez la complexité et le coût du développement du micrologiciel pour les nouveaux appareils en réutilisant le code des composants standard prêts à l'emploi, une architecture modulaire qui n'est pas liée à des chargeurs de démarrage spécifiques et la possibilité d'utiliser une API universelle pour configurer les modules.
- Augmentez la qualité et la sécurité du micrologiciel grâce à l'utilisation de modules vérifiables pour interagir avec l'équipement et d'une infrastructure plus sécurisée pour l'authentification et la vérification du micrologiciel.
- Utilisez différents chargeurs et composants de charge utile, en fonction des tâches à résoudre.
- Accélérez l'avancement des nouvelles technologies et raccourcissez le cycle de développement - les développeurs peuvent se concentrer uniquement sur l'ajout de fonctionnalités spécifiques, sinon en utilisant des composants prêts à l'emploi et éprouvés.
- Développement de micrologiciels à grande échelle pour diverses architectures informatiques mixtes (XPU), par exemple, y compris, en plus du processeur, un accélérateur graphique discret intégré (dPGU) et des périphériques réseau programmables pour accélérer les opérations réseau dans les centres de données prenant en charge le fonctionnement des systèmes cloud ( IPU, Unité de Traitement des Infrastructures).
Source: opennet.ru