Présentation de LibreBMC, un contrôleur BMC ouvert basé sur l'architecture POWER

La Fondation OpenPOWER a annoncé un nouveau projet, LibreBMC, visant à créer un contrôleur BMC (Baseboard Management Controller) complètement ouvert pour les serveurs utilisés dans les centres de données. LibreBMC sera développé dans le cadre d'un projet commun auquel ont déjà adhéré des sociétés telles que Google, IBM, Antmicro, Yadro et Raptor Computing Systems.

BMC est un contrôleur spécialisé installé dans les serveurs, qui possède ses propres interfaces d'interrogation de processeur, de mémoire, de stockage et de capteur, qui fournissent une interface de bas niveau pour surveiller et contrôler l'équipement du serveur. Grâce à BMC, quel que soit le système d'exploitation exécuté sur le serveur, vous pouvez surveiller l'état des capteurs, gérer l'alimentation, le firmware et les disques, organiser le démarrage à distance sur le réseau, assurer le fonctionnement d'une console d'accès à distance, etc.

LibreBMC est développé conformément aux principes de l'Open Hardware. En plus des schémas ouverts, de la documentation de conception et des spécifications, il est prévu d'utiliser des outils ouverts pour le développement. En particulier, le framework LiteX est utilisé pour créer des circuits électroniques SoC et le package SymbiFlow est utilisé pour développer des solutions basées sur FPGA. La carte finale sera conforme à la spécification DC-SCM, qui définit les exigences relatives aux modules de contrôle utilisés dans les équipements serveurs développés par le projet Open Compute.

LibreBMC sera équipé d'un processeur basé sur l'architecture ouverte POWER. La pile OpenBMC, une fois développée par Facebook et transformée en un projet commun développé sous les auspices de la Linux Foundation, sera utilisée comme firmware. L'utilisation d'OpenBMC en combinaison avec le projet LibreBMC aboutira à un produit complètement ouvert, combinant du matériel ouvert et un micrologiciel ouvert. LibreBMC est actuellement en phase de conception de prototype, implémenté à l'aide des FPGA Lattice ECP5 et Xilinx Artix-7.

Source: opennet.ru

Ajouter un commentaire