L'industrie avance à toute vitesse vers la mise en œuvre pratique de la prochaine interface PCI Express. Cette fois en version 5.0 avec un taux de transfert de 32 gigatransactions par seconde et par ligne. Il a stagné pendant si longtemps lors de la transition vers le bus PCIe 4.0 qu'aujourd'hui, un an seulement après la publication des spécifications finales PCIe 5.0, il cherche à entrer dans l'espace commercial. Pourquoi une telle précipitation ? Les partisans soutiennent que le développement ultérieur de l’IA et de l’IoT est impossible sans un doublement, voire une expansion plus importante, de la bande passante entre les processeurs et les accélérateurs.
Il n'y a pas si longtemps, nous vous disions qu'Astera Labs, Synopsys et Intel lors d'une conférence spécialisée à Taipei La première solution complète pour préparer la sortie des produits PCIe 5.0. La démonstration a utilisé un « méli-mélo » d’un contrôleur Intel, d’une couche physique Synopsys et de retimers Astera Labs. Obtenir tout cela d'un seul développeur (bien que, apparemment, sans resynchronisation qui restaure l'intégrité du signal) est devenu possible grâce aux efforts de la célèbre société Rambus.
Rambus est connu non seulement pour ses querelles dans le monde du droit des brevets sur les conceptions d'interfaces, mais aussi pour sa conception de structures de signaux pour les contrôleurs de mémoire et les bus de données. Plus récemment Rambus une solution fonctionnelle pour créer des contrôleurs de mémoire GDDR6 avec une bande passante de 18 Gbit/s par ligne. Et aujourd'hui Rambus un ensemble de solutions pour lancer des produits avec une interface PCIe 5.0.
Le kit peut être immédiatement sous licence par ceux qui souhaitent l'acheter dans son ensemble ou individuellement pour l'intégration dans des produits tiers utilisant le bus PCI Express 5.0. Le kit comprend un contrôleur PCIe 5.0 développé par la société récemment acquise par Rambus et une couche physique Rambus (PHY) propriétaire pour l'interface PCIe 5.0. Le kit garantit une compatibilité descendante avec les spécifications PCIe précédentes et est optimisé pour la production dans le cadre de SoC et de contrôleurs utilisant la technologie de processus 7 nm et les transistors FinFET.
Rambus, en tant que propriétaire et fournisseur d'une solution unique, garantit un support complet aux développeurs et promet la commercialisation la plus rapide pour les produits prenant en charge le bus PCIe 5.0. Enfin, Rambus rapporte que la couche physique présentée est entièrement compatible et peut être utilisée pour la dernière interface interprocesseur , et c'est une entrée dans l'espace opérationnel dans le créneau des supercalculateurs.
Source: 3dnews.ru