La société d'État Rostec et la société technologique Yadro (ICS Holding) ont l'intention de développer et de commencer la production d'un nouveau processeur pour ordinateurs portables, PC et serveurs, basé sur l'architecture RISC-V, d'ici 2025. Il est prévu d'équiper les lieux de travail des divisions et des institutions de Rostec du ministère de l'Éducation et des Sciences, du ministère de l'Éducation et du ministère de la Santé de la Fédération de Russie d'ordinateurs basés sur le nouveau processeur. 27,8 milliards de roubles seront investis dans le projet (dont 9,8 milliards provenant du budget fédéral), soit plus que le total des investissements dans la production des processeurs Elbrouz et Baïkal. Conformément au plan d'affaires, ils prévoient de vendre 2025 60 systèmes basés sur de nouveaux processeurs en 7 et de gagner XNUMX milliards de roubles pour cela.
Depuis 2019, Yadro, une société de serveurs et de stockage, est propriétaire de Syntacore, qui est l'un des plus anciens développeurs de cœurs IP RISC-V ouverts et commerciaux spécialisés (IP Core), et est également l'un des fondateurs de l'organisation à but non lucratif. RISC-V International, supervisant le développement de l'architecture du jeu d'instructions RISC-V. Ainsi, les ressources, l’expérience et les compétences sont plus que suffisantes pour créer une nouvelle puce RISC-V.
Il est rapporté que la puce en cours de développement comprendra un processeur à 8 cœurs fonctionnant à 2 GHz. Pour la production, il est prévu d'utiliser le processus technique 12 nm (à titre de comparaison, en 2023, Intel prévoit de produire une puce basée sur le cœur SiFive P550 RISC-V en utilisant la technologie 7 nm, et en 2022 en Chine, il est prévu de produire la puce XiangShan. , fonctionnant également à une fréquence de 2 GHz, selon le procédé technique 14 nm).
Syntacore propose actuellement sous licence le noyau RISC-V SCR7, adapté à une utilisation sur des ordinateurs grand public et prenant en charge l'utilisation de systèmes basés sur Linux. SCR7 implémente l'architecture de jeu d'instructions RISC-V RV64GC et comprend un contrôleur de mémoire virtuelle avec prise en charge des pages mémoire, MMU, caches L1/L2, unité à virgule flottante, trois niveaux de privilèges, interfaces compatibles AXI4 et ACE et prise en charge SMP (jusqu'à 8 noyaux).
En ce qui concerne les logiciels, la prise en charge de RISC-V est développée avec succès dans Debian GNU/Linux. De plus, fin juin, Canonical a annoncé la formation de versions prêtes à l'emploi d'Ubuntu 20.04 LTS et 21.04 pour les cartes RISC-V SiFive HiFive Unmatched et SiFive HiFive Unleashed. RISC-V a également été récemment porté sur la plateforme Android. Il est à noter que Yadro est membre Silver de la Linux Foundation depuis 2017 et est également membre du consortium OpenPOWER Foundation, qui promeut l'architecture de jeu d'instructions OpenPOWER (ISA).
Rappelons que RISC-V fournit un système d'instructions machine ouvert et flexible qui permet de construire des microprocesseurs pour des applications arbitraires sans exiger de redevances ni imposer de conditions d'utilisation. RISC-V vous permet de créer des SoC et des processeurs complètement ouverts. Actuellement, sur la base de la spécification RISC-V, différentes entreprises et communautés sous diverses licences libres (BSD, MIT, Apache 2.0) développent plusieurs dizaines de variantes de cœurs de microprocesseurs, de SoC et de puces déjà produites. Les systèmes d'exploitation offrant un support de haute qualité pour RISC-V incluent GNU/Linux (présent depuis les versions de Glibc 2.27, binutils 2.30, gcc 7 et le noyau Linux 4.15) et FreeBSD.
Source: opennet.ru