La soci\u00e9t\u00e9 Microsoft a annonc\u00e9 l'ouverture sous licence MIT des codes sources de son syst\u00e8me d'exploitation en temps r\u00e9el Azure RTOS, acquis suite \u00e0 l'absorption de la soci\u00e9t\u00e9 Express Logic en 2019, qui avait \u00e9t\u00e9 fournie pendant plus de 20 ans sous le nom de ThreadX. Il est affirm\u00e9 que ce syst\u00e8me d'exploitation a \u00e9t\u00e9 install\u00e9 sur plus de 12 milliards d'appareils \u00e0 travers le monde, y compris des appareils \u00e9lectroniques grand public, des syst\u00e8mes industriels, des dispositifs m\u00e9dicaux, des imprimantes, des puces WiFi et m\u00eame des syst\u00e8mes embarqu\u00e9s dans des vaisseaux spatiaux. <\/p>\n
Apr\u00e8s l'ouverture compl\u00e8te des codes sources, pr\u00e9vue pour janvier 2024 (le code de ThreadX \u00e9tait d\u00e9j\u00e0 accessible auparavant, mais sous une licence restrictive), le produit sera plac\u00e9 sous le patronage de l'organisation \u00e0 but non lucratif Eclipse Foundation et \u00e9voluera sous le nom d'Eclipse ThreadX en tant que projet collaboratif ind\u00e9pendant, d\u00e9tach\u00e9 de tout fournisseur particulier. Il est suppos\u00e9 que le transfert du projet vers une plateforme ind\u00e9pendante permettra d'attirer de nouveaux participants au d\u00e9veloppement et de stimuler la croissance de la plateforme ainsi que de son \u00e9cosyst\u00e8me associ\u00e9. Des entreprises telles qu'AMD, Cypherbridge, NXP, PX5, Renesas, ST Microelectronics, Silicon Labs et Witekio (Avnet) ont d\u00e9j\u00e0 exprim\u00e9 leur volont\u00e9 de participer au projet collaboratif. <\/p>\n
Le syst\u00e8me d'exploitation Eclipse ThreadX, dans sa version minimale, ne n\u00e9cessite que 2 Ko de m\u00e9moire et peut fonctionner sur des puces avec 1 Ko de RAM, offrant un passage de contexte en une fraction de microseconde et un chargement en 120 cycles processeur. Parmi les fonctionnalit\u00e9s de ThreadX figurent : une architecture bas\u00e9e sur des c\u0153urs, des planificateurs pour la multit\u00e2che pr\u00e9emptive (bas\u00e9e sur des priorit\u00e9s) et la multit\u00e2che coop\u00e9rative, un m\u00e9canisme de minimisation des changements de contexte en d\u00e9sactivant la pr\u00e9emption des t\u00e2ches jusqu'\u00e0 un seuil de priorit\u00e9 sp\u00e9cifi\u00e9, le soutien \u00e0 la cha\u00eene d'\u00e9v\u00e9nements (event chaining), un large \u00e9ventail de services syst\u00e8me connectables, un traitement extr\u00eamement rapide des interruptions, une optimisation suppl\u00e9mentaire du traitement des interruptions de minuterie, des outils de gestion de m\u00e9moire avec prise en charge de MMU\/MPU, protection de la m\u00e9moire, un m\u00e9canisme d'\u00e9change de messages et d'organisation des \u00e9changes de donn\u00e9es entre threads, livraison de notifications d'\u00e9v\u00e9nements, m\u00e9canismes de synchronisation des threads, avec prise en charge des mutex et s\u00e9maphores. <\/p>\n
Outre les codes du syst\u00e8me d'exploitation, des composants associ\u00e9s seront \u00e9galement ouverts et remis \u00e0 Eclipse : <\/p>\n
Compatible avec la plupart des microcontr\u00f4leurs et processeurs populaires, y compris les processeurs multic\u0153urs x86, MIPS, RISC-V et ARM, ainsi que des puces de STM, NXP, Qualcomm, Renesas, Texas Instruments et Microchip. Des couches de compatibilit\u00e9 avec FreeRTOS, POSIX et OSEK sont fournies. Le syst\u00e8me est certifi\u00e9 pour une utilisation dans des syst\u00e8mes critiques n\u00e9cessitant un niveau particulier de fiabilit\u00e9, conforme aux exigences des normes de s\u00e9curit\u00e9 et de fiabilit\u00e9 IEC 61508, IEC 62304, ISO 26262, EN 50128 et EAL4+ Common Criteria. <\/p>\n