{"id":119157,"date":"2024-08-07T15:43:09","date_gmt":"2024-08-07T13:43:10","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/dostupen-vortex-2-2-otkrytyj-gpgpu-na-baze-arhitektury-risc-v"},"modified":"2024-08-07T15:43:09","modified_gmt":"2024-08-07T13:43:10","slug":"dostupen-vortex-2-2-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","status":"publish","type":"post","link":"https:\/\/prohoster.info\/fr\/blog\/news\/dostupen-vortex-2-2-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","title":{"rendered":"Vortex 2.2 est disponible, un GPGPU open source bas\u00e9 sur l'architecture RISC-V","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

La version 2.2 du projet Vortex a \u00e9t\u00e9 publi\u00e9e, d\u00e9veloppant un GPGPU bas\u00e9 sur l'architecture de l'ensemble des instructions RISC-V, con\u00e7u pour l'ex\u00e9cution de calculs parall\u00e8les \u00e0 l'aide de l'API OpenCL et du mod\u00e8le d'ex\u00e9cution SIMT (Single Instruction, Multiple Threads). Le projet peut \u00e9galement \u00eatre utilis\u00e9 pour la recherche dans le domaine de la 3D et pour le d\u00e9veloppement de nouvelles architectures de GPU. Les sch\u00e9mas, descriptions des blocs mat\u00e9riels en Verilog, simulateur, pilotes et documentation projet sont distribu\u00e9s sous la licence Apache 2.0. <\/p>\n

La base du GPGPU est l'ISA type RISC-V, \u00e9tendu par certaines instructions suppl\u00e9mentaires n\u00e9cessaires au support des fonctions GPU et \u00e0 la gestion des flux. Les modifications de l'architecture de l'ensemble d'instructions RISC-V sont minimis\u00e9es et exploitent autant que possible les instructions vectorielles existantes. Parmi les instructions suppl\u00e9mentaires, on peut noter : \u00ab tex \u00bb pour acc\u00e9l\u00e9rer le traitement des textures, vx_rast pour g\u00e9rer la rasterisation, vx_rop pour le traitement des fragments, de la profondeur et de la transparence, vx_imadd pour effectuer l'op\u00e9ration \u00ab multiplier et additionner \u00bb, vx_wspawn, vx_tmc et vx_bar pour activer les fronts d'instructions et les flux en eux (wavefront, ensemble de threads, ex\u00e9cut\u00e9s en parall\u00e8le par l'Engine SIMD), vx_split et vx_join.

\"Vortex<\/center> <\/p>\n

Le GPGPU en d\u00e9veloppement prend en charge les architectures d'ensemble d'instructions RISC-V 32 bits et 64 bits RV32IMF et RV64IMAFD, et peut inclure une m\u00e9moire partag\u00e9e optionnelle, des caches de niveaux L1, L2 et L3, ainsi qu'un nombre configurable de c\u0153urs, de blocs de t\u00e2ches (warps) et de flux. Pour chaque c\u0153ur, il est possible d'activer un nombre configurable d'ALU, FPU, LSU et SFU. Les prototypes peuvent \u00eatre r\u00e9alis\u00e9s \u00e0 l'aide de FPGA Altera Arria 10, Altera Stratix 10, Xilinx Alveo U50, U250, U280 et Xilinx Versal VCK5000. Pour simuler le fonctionnement de la puce, les simulateurs Verilator (simulateur Verilog), RTLSIM (simulation RTL) et SimX (simulation logicielle) peuvent \u00eatre utilis\u00e9s. <\/p>\n

Pour le d\u00e9veloppement d'applications, un ensemble d'outils est propos\u00e9, incluant des variantes de PoCL adapt\u00e9es \u00e0 un fonctionnement avec Vortex (compilateur et runtime OpenCL), LLVM\/Clang, GCC et Binutils. Le projet supporte la sp\u00e9cification OpenCL 1.2 et, \u00e0 travers la traduction en OpenCL, permet la prise en charge de la repr\u00e9sentation interm\u00e9diaire des shaders SPIR-V. Pour les graphismes sur les technologies Vortex, un GPU Skybox ouvert est en cours de d\u00e9veloppement, prenant en charge l'API graphique Vulkan. Le prototype Skybox, cr\u00e9\u00e9 sur la base du FPGA Altera Stratix 10 et incluant 32 c\u0153urs (512 threads), a permis d'atteindre une performance de transformation de 3,7 gigapixels par seconde (29,4 gigatransactions par seconde) \u00e0 une fr\u00e9quence de 230 MHz. <\/p>\n

Parmi les changements dans la version Vortex 2.2 : <\/p>\n