{"id":182307,"date":"2026-06-24T20:48:35","date_gmt":"2026-06-24T18:48:35","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/odnostrochnoe-izmenenie-v-gcc-privelo-k-uskoreniyu-na-12-v-odnom-teste-i-zamedleniyu-na-14-v-drugom"},"modified":"2026-06-24T20:48:35","modified_gmt":"2026-06-24T18:48:35","slug":"odnostrochnoe-izmenenie-v-gcc-privelo-k-uskoreniyu-na-12-v-odnom-teste-i-zamedleniyu-na-14-v-drugom","status":"publish","type":"post","link":"https:\/\/prohoster.info\/fr\/blog\/news\/odnostrochnoe-izmenenie-v-gcc-privelo-k-uskoreniyu-na-12-v-odnom-teste-i-zamedleniyu-na-14-v-drugom","title":{"rendered":"Un changement d'une ligne dans GCC a conduit \u00e0 une acc\u00e9l\u00e9ration de 12 % dans un test et \u00e0 un ralentissement de 14 % dans un autre.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Un ing\u00e9nieur de la soci\u00e9t\u00e9 Intel a apport\u00e9 une modification mineure au jeu de compilateurs GCC, augmentant le co\u00fbt des pr\u00e9visions de branches incorrectes sur les processeurs x86. Cette modification a permis d'am\u00e9liorer la performance du code g\u00e9n\u00e9r\u00e9 lors du test 544.nab_r de 12,7 % avec les optimisations \u00ab -O2 -mtune=graniterapids \u00bb pour les CPU Intel Granite Rapids\/Xeon 6 et de 12,1 % avec les optimisations \u00ab -O2 -mtune=znver5 \u00bb sur les CPU AMD Zen5.<\/p>\n
Modifier le poids de \u00ab COSTS_N_INSNS (2) \u00bb \u00e0 \u00ab COSTS_N_INSNS (2) + 3 \u00bb augmente l'impact de l'erreur de pr\u00e9vision de 2 \u00e0 5 instructions conditionnelles, ce qui refl\u00e8te mieux les caract\u00e9ristiques des pipelines des CPU modernes, o\u00f9 les erreurs de pr\u00e9vision de branches sont plus co\u00fbteuses. Ce changement de poids conduit \u00e0 forcer la transformation des instructions \u00ab if \u00bb en commandes conditionnelles sans branchement, telles que CMOV, \u00e9vitant ainsi les interruptions caus\u00e9es par la n\u00e9cessit\u00e9 de vider l'\u00e9tat du pipeline. Auparavant, le poids \u00ab COSTS_N_INSNS (2) + 3 \u00bb n'\u00e9tait sp\u00e9cifi\u00e9 dans GCC que pour les processeurs Intel Ice Lake et Alder Lake, mais il est maintenant r\u00e9gl\u00e9 pour le profil g\u00e9n\u00e9ral (generic) des processeurs x86.<\/p>\n
Il est notable qu'apr\u00e8s l'application du patch, une r\u00e9gression a \u00e9t\u00e9 r\u00e9v\u00e9l\u00e9e, rendant le test \u00ab Hint \u00bb 30 % plus lent pour l'un des d\u00e9veloppeurs de GCC lors de la compilation avec les options \u00ab -march=generic -mtune=znver5 \u00bb et \u00ab -march=generic -mtune=graniterapids \u00bb. La performance des tests SPEC2017 et SPEC2026 est rest\u00e9e inchang\u00e9e apr\u00e8s cette modification. La r\u00e9gression a \u00e9t\u00e9 confirm\u00e9e par l'auteur du commit original, selon ses donn\u00e9es, le ralentissement du test Hint est de 14 % lors de la compilation avec les options \u00ab -O2 -mtune=generic -march=x86-64-v3 \u00bb. <\/p>\n
Le ralentissement s'explique par le fait que le code du test Hint ne comporte qu'une seule construction conditionnelle, que GCC transforme en une repr\u00e9sentation bas\u00e9e sur CMOV. Cette construction est ex\u00e9cut\u00e9e assez rarement (3 %) et son optimisation n'affecte pas les performances. De plus, la modification du mode de g\u00e9n\u00e9ration de code a entra\u00een\u00e9 un effet secondaire qui a ralenti l'ex\u00e9cution d'un code ex\u00e9cut\u00e9 plus fr\u00e9quemment. \n Source : opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"