{"id":30031,"date":"2019-10-31T21:33:20","date_gmt":"2019-10-31T18:33:20","guid":{"rendered":"https:\/\/prohoster.info\/blog\/linux-foundation-zajmetsya-open-source-chipami\/"},"modified":"2019-10-31T21:33:20","modified_gmt":"2019-10-31T18:33:20","slug":"linux-foundation-zajmetsya-open-source-chipami","status":"publish","type":"post","link":"https:\/\/prohoster.info\/fr\/blog\/linux-foundation-zajmetsya-open-source-chipami","title":{"rendered":"La Linux Foundation s'occupera des puces open source","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

La Fondation Linux a lanc\u00e9 une nouvelle initiative : la CHIPS Alliance. Dans le cadre de ce projet, l'organisation d\u00e9veloppera un syst\u00e8me libre d'instructions RISC-V et des technologies pour cr\u00e9er des processeurs bas\u00e9s sur celui-ci. Examinons de plus pr\u00e8s ce qui se passe dans ce domaine.<\/p>\n

\"La<\/a><\/noindex><\/a><\/noindex>
\n\/ \u0444\u043e\u0442\u043e Gareth Halfacree<\/a><\/noindex> CC BY-SA<\/a><\/noindex><\/i><\/p>\n

Pourquoi la CHIPS Alliance a-t-elle \u00e9t\u00e9 cr\u00e9\u00e9e ?<\/h2>\n

\nLes correctifs prot\u00e9geant contre Meltdown et Spectre, dans certains cas, r\u00e9duisent la performance<\/a><\/noindex> des serveurs de 50 %. Parall\u00e8lement, de nouvelles variations de vuln\u00e9rabilit\u00e9s apparaissent, li\u00e9es \u00e0 l'ex\u00e9cution sp\u00e9culative des instructions. L'une d'elles a \u00e9t\u00e9 d\u00e9couverte d\u00e9but mars.<\/a><\/noindex> Les experts en s\u00e9curit\u00e9 l'ont surnomm\u00e9e Spoiler. Cette situation influence la d\u00e9bat<\/a><\/noindex> n\u00e9cessit\u00e9 de revoir les solutions mat\u00e9rielles existantes et les approches de leur d\u00e9veloppement. En particulier, Intel pr\u00e9pare d\u00e9j\u00e0<\/a><\/noindex> une nouvelle architecture pour ses processeurs, immunis\u00e9e contre Meltdown et Spectre.<\/p>\n

La Fondation Linux n'est pas rest\u00e9e inactive. L'organisation a lanc\u00e9 sa propre initiative, la CHIPS Alliance, dont les participants s'occuperont du d\u00e9veloppement de processeurs bas\u00e9s sur RISC-V.<\/p>\n

Quels projets sont d\u00e9j\u00e0 en cours ?<\/h2>\n

<\/p>\n

Au sein de la CHIPS Alliance figurent Google, Western Digital (WD) et SiFive. Chacune d'elles a pr\u00e9sent\u00e9 ses propres d\u00e9veloppements. \u00c9voquons quelques-uns d'entre eux.<\/p><\/blockquote>\n

<\/p>\n

RISCV-DV<\/h5>\n

\nLe g\u00e9ant de la recherche informatique a mis \u00e0 disposition en open source une plateforme de test pour les processeurs bas\u00e9s RISC-V. Cette solution g\u00e9n\u00e8re al\u00e9atoirement des instructions,<\/a><\/noindex> qui permettent<\/a><\/noindex> permettent de tester le fonctionnement de l'appareil : elles testent les transitions de processus, la pile d'appels, les registres CSR et plus encore.<\/a><\/noindex>Voici \u00e0 quoi ressemble la classe<\/p>\n

Par exemple, , responsable de l'ex\u00e9cution d'un test simple des instructions arithm\u00e9tiques :<\/a><\/noindex>class riscv_arithmetic_basic_test extends riscv_instr_base_test;\n\n `uvm_component_utils(riscv_arithmetic_basic_test)\n `uvm_component_new\n\n virtual function void randomize_cfg();\n cfg.instr_cnt = 10000;\n cfg.num_of_sub_program = 0;\n cfg.no_fence = 1;\n cfg.no_data_page = 1'b1;\n cfg.no_branch_jump = 1'b1;\n `DV_CHECK_RANDOMIZE_WITH_FATAL(cfg,\n init_privileged_mode == MACHINE_MODE;\n max_nested_loop == 0;)\n `uvm_info(`gfn, $sformatf(\"riscv_instr_gen_config is randomized:n%0s\",\n cfg.sprint()), UVM_LOW)\n endfunction\n\nendclass<\/p>\n

Les d\u00e9veloppeurs, la plateforme se distingue des autres par sa capacit\u00e9 \u00e0 tester s\u00e9quentiellement tous les composants de la puce, y compris le bloc m\u00e9moire.\n<\/code><\/pre>\n
\nSelon propos<\/a><\/noindex> Le protocole OmniXtend<\/p>\n
est un protocole r\u00e9seau de WD, garantissant la coh\u00e9rence du cache lors de la transmission de donn\u00e9es sur Ethernet.<\/h5>\n
\nOmniXtend OmniXtend<\/a><\/noindex> permet d'\u00e9changer des messages directement avec le cache du processeur et est utilis\u00e9 pour connecter diff\u00e9rents types d'acc\u00e9l\u00e9rateurs : GPU ou FPGA. Il est \u00e9galement adapt\u00e9 pour cr\u00e9er des syst\u00e8mes bas\u00e9s sur plusieurs puces RISC-V.<\/p>\n
Le protocole est d\u00e9j\u00e0 pris en charge par les puces SweRV<\/a><\/noindex>, orient\u00e9es vers le traitement des donn\u00e9es dans les data centers. SweRV est un processeur superscalaire \u00e0 double pipeline de 32 bits, fabriqu\u00e9 selon un proc\u00e9d\u00e9 de 28 nanom\u00e8tres. Chaque pipeline comporte neuf niveaux, ce qui permet de charger et d'ex\u00e9cuter plusieurs instructions simultan\u00e9ment. L'appareil fonctionne \u00e0 une fr\u00e9quence de 1,8 GHz.<\/p>\n
Le g\u00e9n\u00e9rateur Rocket Chip<\/h5>\n
\nest une solution de SiFive, fond\u00e9e par les d\u00e9veloppeurs de la technologie RISC-V. Rocket Chip<\/a><\/noindex> est un g\u00e9n\u00e9rateur de noyaux de processeurs RISC-V en Chisel. Il est un<\/a><\/noindex> est un ensemble de biblioth\u00e8ques param\u00e9tr\u00e9es utilis\u00e9es pour cr\u00e9er SoC<\/a><\/noindex>.<\/p>\n
Concernant Chisel<\/a><\/noindex>, est un langage de description de mat\u00e9riel bas\u00e9 sur Scala. Il g\u00e9n\u00e8re du code de bas niveau en Verilog, qui est \u00e9galement adapt\u00e9<\/a><\/noindex> est destin\u00e9 au traitement sur ASIC et FPGA. Ainsi, il permet d'appliquer les principes de la POO lors du d\u00e9veloppement RTL<\/a><\/noindex>.<\/p>\n
Les perspectives de l'alliance<\/h2>\n
\nLes experts affirment que l'initiative de la Linux Foundation rendra le march\u00e9 des processeurs plus d\u00e9mocratique et ouvert \u00e0 de nouveaux acteurs. Selon IDC note<\/a><\/noindex>, la popularit\u00e9 croissante de tels projets aura un impact positif sur le d\u00e9veloppement des technologies d'apprentissage automatique et des syst\u00e8mes d'IA en g\u00e9n\u00e9ral.<\/p>\n
\"La
\n\/ \u0444\u043e\u0442\u043e Fritzchens Fritz<\/a><\/noindex> PD<\/i><\/p>\n
Le d\u00e9veloppement des processeurs open source permettra \u00e9galement de r\u00e9duire les co\u00fbts de conception des puces personnalis\u00e9es. Cependant, cela ne se produira que si la communaut\u00e9 de la Linux Foundation parvient \u00e0 attirer un nombre suffisant de d\u00e9veloppeurs.<\/p>\n
Des projets similaires<\/h2>\n
\nLa conception de projets li\u00e9s au mat\u00e9riel open source est \u00e9galement entreprise par d'autres organisations. Un exemple est le consortium CXL, qui a pr\u00e9sent\u00e9 \u00e0 la mi-mars le standard Compute Express Link. Cette technologie est l'\u00e9quivalent d'OmniXtend et relie \u00e9galement CPU, GPU, FPGA. Pour l'\u00e9change de donn\u00e9es, la norme utilise le bus PCIe 5.0.<\/p>\n
Un autre projet qui d\u00e9veloppe des technologies de processeurs est MIPS Open, qui a \u00e9t\u00e9 lanc\u00e9 en d\u00e9cembre 2018. L'initiative a \u00e9t\u00e9 cr\u00e9\u00e9e par la startup Wave Computing. Les d\u00e9veloppeurs pr\u00e9voient d'ouvrir<\/a><\/noindex> \u00e0 la communaut\u00e9 IT l'acc\u00e8s aux derniers ensembles d'instructions MIPS 32 et 64 bits. Le lancement du projet est attendue<\/a><\/noindex> devrait avoir lieu dans les mois \u00e0 venir.<\/p>\n
Dans l'ensemble, l'approche open source devient courante non seulement pour les logiciels, mais aussi pour le mat\u00e9riel. De tels projets sont soutenus par de grandes entreprises. Il est donc possible de s'attendre \u00e0 ce qu'un plus grand nombre d'appareils bas\u00e9s sur des normes mat\u00e9rielles ouvertes apparaissent sur le march\u00e9 dans un avenir proche.<\/p>\n
\nArticles r\u00e9cents de notre blog d'entreprise :<\/p>\n