{"id":54651,"date":"2019-12-31T00:00:00","date_gmt":"2019-12-30T21:00:00","guid":{"rendered":"https:\/\/prohoster.info\/blog\/blog_prohoster\/shd-aerodisk-na-otechestvennyh-protsessorah-elbrus-8s"},"modified":"2020-02-18T14:02:41","modified_gmt":"2020-02-18T11:02:41","slug":"shd-aerodisk-na-otechestvennyh-protsessorah-elbrus-8s","status":"publish","type":"post","link":"https:\/\/prohoster.info\/fr\/blog\/administrirovanie\/shd-aerodisk-na-otechestvennyh-protsessorah-elbrus-8s","title":{"rendered":"Stockage AERODISK sur les processeurs nationaux Elbrus 8C","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

\"Stockage<\/p>\n

<\/p>\n

Bonjour, lecteurs de Habr. Nous avons une excellente nouvelle \u00e0 partager. Nous avons enfin attendu la production en s\u00e9rie r\u00e9elle de la nouvelle g\u00e9n\u00e9ration de processeurs russes Elbrus 8C. La production en s\u00e9rie officielle devait d\u00e9buter en 2016, mais en r\u00e9alit\u00e9, la production de masse a commenc\u00e9 seulement en 2019 et, \u00e0 ce jour, environ 4000 processeurs ont d\u00e9j\u00e0 \u00e9t\u00e9 fabriqu\u00e9s.<\/p>\n

<\/p>\n

Pratiquement imm\u00e9diatement apr\u00e8s le d\u00e9but de la production en s\u00e9rie, ces processeurs sont \u00e9galement arriv\u00e9s chez nous \u00e0 Aerodisk, pour quoi nous tenons \u00e0 remercier particuli\u00e8rement la soci\u00e9t\u00e9 NORSI-TRANS, qui nous a gracieusement fourni sa plateforme mat\u00e9rielle Yakhont UVM, prenant en charge les processeurs Elbrus 8C, pour le portage de la partie logicielle du syst\u00e8me de stockage. C'est une plateforme universelle moderne r\u00e9pondant \u00e0 toutes les exigences de MCST. Actuellement, la plateforme est utilis\u00e9e par des consommateurs sp\u00e9ciaux et des op\u00e9rateurs de t\u00e9l\u00e9communications pour assurer l'ex\u00e9cution des actions \u00e9tablies lors des op\u00e9rations de surveillance. <\/p>\n

<\/p>\n

\u00c0 l'heure actuelle, le portage est r\u00e9ussi, et d\u00e8s maintenant, le syst\u00e8me de stockage AERODISK est disponible avec des processeurs domestiques Elbrus. <\/p>\n

<\/p>\n

Dans cet article, nous allons parler des processeurs eux-m\u00eames, de leur histoire, de leur architecture et, bien s\u00fbr, de notre mise en \u0153uvre du syst\u00e8me de stockage sur Elbrus.<\/p>\n

<\/a><\/noindex><\/p>\n

Historique<\/h2>\n

<\/p>\n

L'histoire des processeurs Elbrus remonte \u00e0 l'\u00e9poque de l'Union sovi\u00e9tique. En 1973, au sein de l'Institut de m\u00e9canique pr\u00e9cise et de technologie de calcul S.A. Lebedev (du m\u00eame Sergue\u00ef Lebedev qui a pr\u00e9c\u00e9demment dirig\u00e9 le d\u00e9veloppement du premier ordinateur sovi\u00e9tique MESM, puis BESM), a d\u00e9but\u00e9 le d\u00e9veloppement de complexes de calcul multiprocesseurs appel\u00e9s \u00ab Elbrus \u00bb. La direction du d\u00e9veloppement a \u00e9t\u00e9 assur\u00e9e par Vsevolod Sergeyevich Burcev, avec une participation active de Boris Artashesovich Babayan, qui \u00e9tait l'un des adjoints du chef designer. <\/p>\n

<\/p>\n

\"Stockage
\nVsevolod Sergeyevich Burcev<\/em><\/p>\n

<\/p>\n

\"Stockage
\nBoris Artashesovich Babayan<\/em><\/p>\n

<\/p>\n

Le principal commanditaire du projet \u00e9tait, bien entendu, les forces arm\u00e9es de l'URSS, et cette s\u00e9rie d'ordinateurs a \u00e9t\u00e9 utilis\u00e9e avec succ\u00e8s pour la cr\u00e9ation de centres de calcul de commandement et de complexes de tir pour les syst\u00e8mes de d\u00e9fense anti-missile, ainsi que d'autres syst\u00e8mes \u00e0 vocation sp\u00e9ciale. <\/p>\n

<\/p>\n

\"Stockage<\/p>\n

<\/p>\n

Le premier ordinateur \u00ab Elbrus \u00bb a \u00e9t\u00e9 achev\u00e9 en 1978. Il poss\u00e9dait une architecture modulaire et pouvait inclure de 1 \u00e0 10 processeurs bas\u00e9s sur des circuits int\u00e9gr\u00e9s. La performance de cette machine atteignait 15 millions d'op\u00e9rations par seconde. La m\u00e9moire vive, qui \u00e9tait partag\u00e9e par les 10 processeurs, pouvait atteindre 2 \u00e0 la 20e puissance de mots machine, soit 64 Mo. <\/p>\n

<\/p>\n

Il s'est av\u00e9r\u00e9 plus tard que de nombreuses technologies utilis\u00e9es dans le d\u00e9veloppement de \u00ab Elbrus \u00bb \u00e9taient \u00e9galement \u00e9tudi\u00e9es \u00e0 l'\u00e9poque dans le monde, et \u00e9taient abord\u00e9es par la soci\u00e9t\u00e9 International Business Machines (IBM), mais les travaux sur ces projets, contrairement \u00e0 ceux de \u00ab Elbrus \u00bb, n'ont jamais \u00e9t\u00e9 termin\u00e9s et n'ont finalement pas abouti \u00e0 la cr\u00e9ation d'un produit achev\u00e9. <\/p>\n

<\/p>\n

Selon Vsevolod Burtsov, les ing\u00e9nieurs sovi\u00e9tiques s'effor\u00e7aient d'appliquer les meilleures pratiques tant des d\u00e9veloppeurs nationaux qu'\u00e9trangers. L'architecture des ordinateurs \u00ab Elbrus \u00bb a \u00e9galement \u00e9t\u00e9 influenc\u00e9e par les ordinateurs de la soci\u00e9t\u00e9 Burroughs, les d\u00e9veloppements de Hewlett-Packard, ainsi que l'exp\u00e9rience des d\u00e9veloppeurs de l'\u0411\u042d\u0421\u041c-6.<\/p>\n

<\/p>\n

Cependant, de nombreuses r\u00e9alisations \u00e9taient originales. Ce qui \u00e9tait le plus fascinant dans \u00ab Elbrus-1 \u00bb, c'\u00e9tait pr\u00e9cis\u00e9ment son architecture. <\/p>\n

<\/p>\n

Le superordinateur cr\u00e9\u00e9 est devenu le premier dans l'URSS \u00e0 utiliser une architecture superscalaire. L'utilisation de processeurs superscalaires \u00e0 l'\u00e9tranger a commenc\u00e9 seulement dans les ann\u00e9es 1990 avec l'arriv\u00e9e sur le march\u00e9 des processeurs Intel Pentium accessibles.<\/p>\n

<\/p>\n

En outre, pour organiser le transfert des flux de donn\u00e9es entre les p\u00e9riph\u00e9riques et la m\u00e9moire vive, des processeurs d'entr\u00e9e-sortie sp\u00e9ciaux pouvaient \u00eatre utilis\u00e9s dans l'ordinateur. Il pouvait y avoir jusqu'\u00e0 quatre de ces processeurs dans le syst\u00e8me, qui fonctionnaient parall\u00e8lement au processeur central et disposaient de leur propre m\u00e9moire d\u00e9di\u00e9e.<\/p>\n

<\/p>\n

Elbrus-2<\/h3>\n

<\/p>\n

En 1985, \u00ab Elbrus \u00bb a trouv\u00e9 sa suite logique avec la cr\u00e9ation et le lancement en production en s\u00e9rie de l'ordinateur \u00ab Elbrus-2 \u00bb. En termes d'architecture, il diff\u00e9renciait peu de son pr\u00e9d\u00e9cesseur, mais utilisait une nouvelle base de composants, ce qui a permis d'augmenter presque de 10 fois la performance globale \u2013 de 15 millions d'op\u00e9rations par seconde \u00e0 125 millions. La capacit\u00e9 de m\u00e9moire vive de l'ordinateur a \u00e9t\u00e9 port\u00e9e \u00e0 16 millions de mots de 72 bits ou 144 Mo. La bande passante maximale des canaux d'entr\u00e9e-sortie du \u00ab Elbrus-2 \u00bb \u00e9tait de 120 Mo\/s.<\/p>\n

<\/p>\n

L'\u00abElbrus-2\u00bb a \u00e9t\u00e9 activement utilis\u00e9 dans les centres de recherche nucl\u00e9aire \u00e0 Tcheliabinsk-70 et \u00e0 Arzamas-16 au Centre de contr\u00f4le, dans le syst\u00e8me de d\u00e9fense antimissile A-135, ainsi que sur d'autres sites militaires.<\/p>\n

<\/p>\n

La cr\u00e9ation de l'\u00abElbrus\u00bb a \u00e9t\u00e9 d\u00fbment reconnue par les dirigeants de l'Union sovi\u00e9tique. De nombreux ing\u00e9nieurs ont \u00e9t\u00e9 d\u00e9cor\u00e9s de m\u00e9dailles et d'ordres. Le concepteur principal, Vsevolod Bourtsev, et plusieurs autres sp\u00e9cialistes ont re\u00e7u des prix d'\u00c9tat. Boris Babayan a \u00e9t\u00e9 d\u00e9cor\u00e9 de l'Ordre de la R\u00e9volution d'Octobre.<\/p>\n

<\/p>\n

Ces r\u00e9compenses sont plus que m\u00e9rit\u00e9es, Boris Babayan a d\u00e9clar\u00e9 plus tard: <\/p>\n

<\/p>\n

\u00abEn 1978, nous avons cr\u00e9\u00e9 le premier processeur superscalable, l'Elbrus-1. Aujourd'hui, les processeurs superscalaires de cette architecture ne sont d\u00e9velopp\u00e9s qu'en Occident. Le premier processeur superscalare en Occident est apparu en 1992, le n\u00f4tre en 1978. De plus, la version du processeur superscalare que nous avons cr\u00e9\u00e9e est similaire au Pentium Pro qu'Intel a d\u00e9velopp\u00e9 en 1995.\u00bb<\/p><\/blockquote>\n

Ces mots sur la primaut\u00e9 historique sont \u00e9galement confirm\u00e9s aux \u00c9tats-Unis, o\u00f9 Kit Diffendorff, d\u00e9veloppeur du Motorola 88110, l'un des premiers processeurs superscalaires occidentaux, a \u00e9crit: <\/p>\n

<\/p>\n

\u00abEn 1978, presque 15 ans avant l'apparition des premiers processeurs superscalaires occidentaux, l'Elbrus-1 utilisait un processeur capable de d\u00e9livrer deux instructions par cycle, r\u00e9organisant l'ordre d'ex\u00e9cution des instructions, renommant les registres et ex\u00e9cutant par anticipation.\u00bb<\/p><\/blockquote>\n

<\/p>\n

Elbrus-3<\/h3>\n

<\/p>\n

Nous \u00e9tions en 1986, et presque imm\u00e9diatement apr\u00e8s l'ach\u00e8vement des travaux sur le deuxi\u00e8me \u00abElbrus\u00bb, l'ITMiVT a commenc\u00e9 \u00e0 d\u00e9velopper un nouveau syst\u00e8me \u00abElbrus-3\u00bb, utilisant une architecture de processeur fondamentalement nouvelle. Cet approche a \u00e9t\u00e9 qualifi\u00e9e de \u00abpost-superscalair\u00bb par Boris Babayan. C'est cette architecture, plus tard appel\u00e9e VLIW\/EPIC, qui sera utilis\u00e9e par les processeurs Intel Itanium dans le futur (au milieu des ann\u00e9es 90), alors que ces d\u00e9veloppements ont commenc\u00e9 en URSS en 1986 et se sont termin\u00e9s en 1991.<\/p>\n

<\/p>\n

Dans ce complexe de calcul, les id\u00e9es de gestion explicite du parall\u00e9lisme des op\u00e9rations par le biais du compilateur ont \u00e9t\u00e9 r\u00e9alis\u00e9es pour la premi\u00e8re fois.<\/p>\n

<\/p>\n

En 1991, le premier et malheureusement le seul ordinateur \u00abElbrus-3\u00bb a \u00e9t\u00e9 produit, qui n'a pas pu \u00eatre mis en service compl\u00e8tement, et apr\u00e8s l'effondrement de l'Union sovi\u00e9tique, il est devenu inutile, et les d\u00e9veloppements et les plans sont rest\u00e9s sur papier. <\/p>\n

<\/p>\n

Les pr\u00e9mices d'une nouvelle architecture<\/h3>\n

<\/p>\n

L'\u00e9quipe qui travaillait \u00e0 l'ITMiVT sur la cr\u00e9ation des superordinateurs sovi\u00e9tiques ne s'est pas dissoute, mais a continu\u00e9 son activit\u00e9 en tant qu'entreprise distincte sous le nom de MCST (Centre de Technologies SPARC de Moscou). Au d\u00e9but des ann\u00e9es 90, une coop\u00e9ration active a \u00e9t\u00e9 lanc\u00e9e entre le MCST et Sun Microsystems, o\u00f9 l'\u00e9quipe du MCST a particip\u00e9 au d\u00e9veloppement du microprocesseur UltraSPARC.<\/p>\n

<\/p>\n

C'est durant cette p\u00e9riode que le projet d'architecture E2K a vu le jour, qui \u00e9tait initialement financ\u00e9 par la soci\u00e9t\u00e9 Sun. Par la suite, le projet est devenu compl\u00e8tement ind\u00e9pendant et toute la propri\u00e9t\u00e9 intellectuelle lui a \u00e9t\u00e9 conserv\u00e9e par l'\u00e9quipe du MCST.<\/p>\n

<\/p>\n

\u00abSi nous avions continu\u00e9 \u00e0 travailler avec Sun dans ce domaine, tout aurait appartenu \u00e0 Sun. Bien que 90 % du travail ait \u00e9t\u00e9 r\u00e9alis\u00e9 avant m\u00eame l'apparition de Sun.\u00bb (Boris Babayan)<\/p><\/blockquote>\n

<\/p>\n

Architecture E2K<\/h2>\n

<\/p>\n

Lorsque nous discutons de l'architecture des processeurs \u00ab Elbrus \u00bb, nous entendons tr\u00e8s souvent de la part de nos coll\u00e8gues de l'industrie informatique les affirmations suivantes :<\/p>\n

<\/p>\n

\u00ab Elbrus est une architecture RISC \u00bb
\n\u00ab Elbrus est une architecture EPIC \u00bb
\n\u00ab Elbrus est une architecture SPARC \u00bb<\/p><\/blockquote>\n

En r\u00e9alit\u00e9, aucune de ces affirmations n'est compl\u00e8tement correcte, et si c'est le cas, c'est seulement en partie.<\/p>\n

<\/p>\n

L'architecture E2K est une architecture de processeur originale et distincte, dont les principales qualit\u00e9s sont l'efficacit\u00e9 \u00e9nerg\u00e9tique et une excellente \u00e9volutivit\u00e9, atteintes gr\u00e2ce \u00e0 la d\u00e9finition d'un parall\u00e9lisme explicite des op\u00e9rations. L'architecture E2K a \u00e9t\u00e9 d\u00e9velopp\u00e9e par l'\u00e9quipe du MCST et repose sur une architecture post-super scalaire (semblable \u00e0 EPIC), avec une certaine influence de l'architecture SPARC (ayant un pass\u00e9 RISC). De plus, le MCST a particip\u00e9 directement \u00e0 la cr\u00e9ation de trois des quatre architectures de base (Super scalaires, post-super scalaires et SPARC). Le monde est vraiment \u00e9troit.<\/p>\n

<\/p>\n

Pour \u00e9viter toute confusion \u00e0 l'avenir, nous avons dessin\u00e9 un sch\u00e9ma simple qui, bien que simplifi\u00e9, montre vraiment bien les racines de l'architecture E2K.<\/p>\n

<\/p>\n

\"Stockage<\/p>\n

<\/p>\n

Maintenant, un peu plus sur le nom de l'architecture, concernant lequel il y a \u00e9galement des malentendus. <\/p>\n

<\/p>\n

On peut rencontrer dans diff\u00e9rentes sources les noms suivants pour cette architecture : \u00abE2K\u00bb, \u00abElbrus\u00bb, \u00abElbrus 2000\u00bb, ELBRUS (\u00abExpLicit Basic Resources Utilization Scheduling\u00bb, c'est-\u00e0-dire planification explicite de l'utilisation des ressources essentielles). Tous ces noms d\u00e9signent la m\u00eame architecture, mais dans la documentation technique officielle et sur les forums techniques, le terme utilis\u00e9 pour d\u00e9signer l'architecture est E2K. Ainsi, lorsque nous parlons de l'architecture processeur, nous utilisons le terme \u00abE2K\u00bb, et lorsque nous faisons r\u00e9f\u00e9rence \u00e0 un processeur sp\u00e9cifique, nous utilisons le nom \u00abElbrus\u00bb.<\/p>\n

<\/p>\n

Caract\u00e9ristiques techniques de l'architecture E2K<\/h3>\n

<\/p>\n

Dans les architectures traditionnelles de type RISC ou CISC (x86, PowerPC, SPARC, MIPS, ARM), un flux d'instructions est transmis au processeur, con\u00e7u pour une ex\u00e9cution s\u00e9quentielle. Le processeur peut d\u00e9tecter des op\u00e9rations ind\u00e9pendantes et les ex\u00e9cuter en parall\u00e8le (superscal\u00e9risation) et m\u00eame changer leur ordre (ex\u00e9cution hors ordre). Cependant, l'analyse dynamique des d\u00e9pendances et le support d'ex\u00e9cution hors ordre ont leurs limites quant au nombre de commandes pouvant \u00eatre lanc\u00e9es et analys\u00e9es par cycle. De plus, les blocs correspondants \u00e0 l'int\u00e9rieur du processeur consomment une quantit\u00e9 d'\u00e9nergie significative, et leurs r\u00e9alisations complexes conduisent parfois \u00e0 des probl\u00e8mes de stabilit\u00e9 ou de s\u00e9curit\u00e9.<\/p>\n

<\/p>\n

Dans l'architecture E2K, le compilateur prend en charge l'analyse des d\u00e9pendances et l'optimisation de l'ordre des op\u00e9rations. Le processeur re\u00e7oit ce qu'on appelle des commandes larges, dans lesquelles sont cod\u00e9es des instructions pour tous les dispositifs d'ex\u00e9cution du processeur, qui doivent \u00eatre lanc\u00e9es \u00e0 ce cycle. Le processeur n'a pas besoin d'analyser les d\u00e9pendances entre les op\u00e9randes ou de r\u00e9organiser les op\u00e9rations entre les commandes larges : tout ceci est r\u00e9alis\u00e9 par le compilateur, sur la base de l'analyse du code source et de la planification des ressources du processeur. En cons\u00e9quence, la composante mat\u00e9rielle du processeur peut \u00eatre plus simple et plus \u00e9conomique.<\/p>\n

<\/p>\n

Le compilateur est capable d'analyser le code source beaucoup plus en profondeur que le mat\u00e9riel du processeur RISC\/CISC, et de trouver davantage d'op\u00e9rations ind\u00e9pendantes. Ainsi, dans l'architecture E2K, il y a plus de dispositifs d'ex\u00e9cution travaillant en parall\u00e8le que dans les architectures traditionnelles.<\/p>\n

<\/p>\n

Fonctionnalit\u00e9s actuelles de l'architecture E2K :<\/p>\n

<\/p>\n