{"id":55763,"date":"2020-01-28T00:00:00","date_gmt":"2020-01-27T21:00:00","guid":{"rendered":"https:\/\/prohoster.info\/blog\/blog_prohoster\/l1des-cacheout-i-vrs-novye-uyazvimosti-v-mikroarhitekturnyh-strukturah-cpu-intel"},"modified":"2020-02-18T14:03:54","modified_gmt":"2020-02-18T11:03:54","slug":"l1des-cacheout-i-vrs-novye-uyazvimosti-v-mikroarhitekturnyh-strukturah-cpu-intel","status":"publish","type":"post","link":"https:\/\/prohoster.info\/fr\/blog\/news\/l1des-cacheout-i-vrs-novye-uyazvimosti-v-mikroarhitekturnyh-strukturah-cpu-intel","title":{"rendered":"L1DES (CacheOut) et VRS \u2014 nouvelles vuln\u00e9rabilit\u00e9s dans les structures microarchitecturales des CPU Intel","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

La soci\u00e9t\u00e9 Intel a r\u00e9v\u00e9l\u00e9<\/a><\/noindex> des informations sur deux nouvelles vuln\u00e9rabilit\u00e9s des CPU Intel, caus\u00e9es par des fuites de donn\u00e9es du cache L1D (CVE-2020-0549<\/a><\/noindex>, L1DES \u2014 \u00c9chantillonnage d'Eviction L1D) et des registres vectoriels (CVE-2020-0548<\/a><\/noindex>, VRS \u2014 \u00c9chantillonnage de registre vectoriel). Les vuln\u00e9rabilit\u00e9s appartiennent \u00e0 la classe MDS<\/a><\/noindex> (Microarchitectural Data Sampling) et reposent sur l'utilisation de m\u00e9thodes d'analyse par canaux auxiliaires des donn\u00e9es dans les structures microarchitecturales. Les processeurs AMD, ARM et d'autres ne sont pas concern\u00e9s par ces probl\u00e8mes.<\/p>\n

La vuln\u00e9rabilit\u00e9 L1DES repr\u00e9sente le plus grand danger, car elle permet<\/a><\/noindex> la pr\u00e9sence de blocs de donn\u00e9es en cache (cache line), expurg\u00e9s du cache de premier niveau (L1D), dans le tampon de remplissage (Fill Buffer), qui \u00e0 ce stade doit \u00eatre vide. Pour identifier les donn\u00e9es r\u00e9siduelles dans le tampon de remplissage, on peut utiliser des m\u00e9thodes d'analyse par canaux auxiliaires, pr\u00e9c\u00e9demment propos\u00e9es dans les attaques MDS<\/a><\/noindex> (Microarchitectural Data Sampling) et TAA<\/a><\/noindex> (Transactional Asynchronous Abort). La protection mise en place pr\u00e9c\u00e9demment contre les
\nMDS et TAA consiste \u00e0 nettoyer les tampons microarchitecturaux avant un changement de contexte, mais, comme cela a \u00e9t\u00e9 constat\u00e9, dans certaines conditions, les donn\u00e9es sont de mani\u00e8re sp\u00e9culative \u00e9cras\u00e9es dans les tampons apr\u00e8s l'op\u00e9ration de nettoyage, rendant donc les m\u00e9thodes MDS et TAA applicables.<\/p>\n

\"L1DES<\/center><\/p>\n

En fin de compte, un attaquant peut obtenir des informations sur les donn\u00e9es expuls\u00e9es du cache de premier niveau, qui ont \u00e9t\u00e9 modifi\u00e9es lors de l'ex\u00e9cution d'une application s'ex\u00e9cutant sur le c\u0153ur CPU actuel, ou d'applications s'ex\u00e9cutant simultan\u00e9ment dans d'autres threads logiques (hyperthread) sur le m\u00eame c\u0153ur CPU (d\u00e9sactiver le HyperThreading annule l'efficacit\u00e9 de l'attaque). Contrairement \u00e0 l'attaque L1TF<\/a><\/noindex>, L1DES ne permet pas de s\u00e9lectionner des adresses physiques sp\u00e9cifiques pour v\u00e9rification, mais offre la possibilit\u00e9 de suivre passivement les activit\u00e9s dans d'autres threads logiques associ\u00e9es \u00e0 la lecture ou \u00e0 l'\u00e9criture en m\u00e9moire de valeurs.<\/p>\n

Sur la base de L1DES, diverses \u00e9quipes de chercheurs ont d\u00e9velopp\u00e9 plusieurs variantes d'attaques, qui permettent potentiellement d'extraire des informations confidentielles d'autres processus, du syst\u00e8me d'exploitation, des machines virtuelles et d'enclaves s\u00e9curis\u00e9es SGX. <\/p>\n