{"id":56073,"date":"2020-02-04T00:00:00","date_gmt":"2020-02-03T21:00:00","guid":{"rendered":"https:\/\/prohoster.info\/blog\/blog_prohoster\/neizbezhnost-proniknoveniya-fpga-v-data-tsentry"},"modified":"2020-02-18T14:04:16","modified_gmt":"2020-02-18T11:04:16","slug":"neizbezhnost-proniknoveniya-fpga-v-data-tsentry","status":"publish","type":"post","link":"https:\/\/prohoster.info\/fr\/blog\/administrirovanie\/neizbezhnost-proniknoveniya-fpga-v-data-tsentry","title":{"rendered":"L'in\u00e9vitabilit\u00e9 de l'int\u00e9gration des FPGA dans les centres de donn\u00e9es","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

\"L'in\u00e9vitabilit\u00e9
\nIl n'est pas n\u00e9cessaire d'\u00eatre un d\u00e9veloppeur de puces pour programmer des FPGA, tout comme il n'est pas n\u00e9cessaire d'\u00eatre programmeur en C++ pour \u00e9crire du code en Java. Cependant, dans les deux cas, cela pourrait s'av\u00e9rer utile.<\/p>\n

L'objectif de la commercialisation des deux technologies, Java et FPGA, est de contredire cette derni\u00e8re affirmation. La bonne nouvelle pour les FPGA est qu'avec les niveaux d'abstraction appropri\u00e9s et les outils ad\u00e9quats, au cours des 35 derni\u00e8res ann\u00e9es, depuis l'invention des dispositifs logiques programmables, il est devenu de plus en plus facile de cr\u00e9er des algorithmes et des flux de donn\u00e9es pour les FPGA au lieu des CPU, DSP, GPU ou de toute autre forme d'ASIC sp\u00e9cialis\u00e9s.<\/p>\n

L'incroyable opportunit\u00e9 de leur cr\u00e9ation se manifeste au moment o\u00f9 les CPU ne pouvaient plus \u00eatre le seul module de calcul de centres de donn\u00e9es<\/a> pour ex\u00e9cuter de nombreuses t\u00e2ches, pour diverses raisons. Les FPGA ont atteint leur efficacit\u00e9, offrant rapidit\u00e9, faible latence, capacit\u00e9s de mise en r\u00e9seau et m\u00e9moire \u2013 les capacit\u00e9s de calcul h\u00e9t\u00e9rog\u00e8ne des FPGA SoC modernes, qui repr\u00e9sentent pratiquement des syst\u00e8mes de calcul complets. Cependant, les FPGA s'int\u00e8grent \u00e9galement bien avec d'autres dispositifs dans des syst\u00e8mes hybrides, et nous croyons qu'ils commencent \u00e0 trouver leur place l\u00e9gitime dans la hi\u00e9rarchie des calculs.
\n<\/a><\/noindex>
\nC'est pourquoi nous avons organis\u00e9 la conf\u00e9rence The Next FPGA Platform \u00e0 San Jos\u00e9, le 22 janvier. Naturellement, l'un des principaux fournisseurs de FPGA au monde et pionnier dans ce domaine est Xilinx. Ivo Bolsens, vice-pr\u00e9sident senior et directeur technique de Xilinx, a pris la parole lors de la conf\u00e9rence et nous a fait part de ses r\u00e9flexions sur la mani\u00e8re dont Xilinx aide \u00e0 cr\u00e9er des syst\u00e8mes de calcul modulables pour les centres de donn\u00e9es.<\/p>\n

Il a fallu beaucoup de temps aux architectes syst\u00e8me et aux programmeurs pour parvenir \u00e0 un centre de donn\u00e9es h\u00e9t\u00e9rog\u00e8ne, o\u00f9 des ressources informatiques de diff\u00e9rents types r\u00e9solvent des t\u00e2ches de calcul, de stockage et d'organisation des r\u00e9seaux. Cela semble n\u00e9cessaire car il devient de plus en plus difficile de suivre la loi de Moore avec l'utilisation de divers CMOS. Tant que notre langage est encore li\u00e9 au CPU, nous continuons \u00e0 parler d'\u00ab acc\u00e9l\u00e9ration des applications \u00bb, faisant r\u00e9f\u00e9rence \u00e0 l'am\u00e9lioration des performances des programmes par rapport \u00e0 ce qui peut \u00eatre r\u00e9alis\u00e9 uniquement avec des CPU. Dans un certain temps, les centres de donn\u00e9es deviendront des ensembles de capacit\u00e9s de calcul, de stockage de donn\u00e9es et de protocoles les reliant tous, et nous reviendrons \u00e0 des termes comme \u00ab calcul \u00bb et \u00ab applications \u00bb. Les calculs hybrides deviendront aussi normaux que les services \u00ab cloud \u00bb d'aujourd'hui, fonctionnant sur la base de simples ou machines virtuelles<\/a>, et \u00e0 un moment donn\u00e9, nous utiliserons simplement le mot \u00ab calcul \u00bb pour d\u00e9crire leur fonctionnement. \u00c0 un moment donn\u00e9 \u2013 et probablement l'\u00e8re de cette \u00e9volution sera fortement favoris\u00e9e par les FPGA \u2013 nous appellerons \u00e0 nouveau cela le traitement des donn\u00e9es.<\/p>\n

L'int\u00e9gration des FPGA dans les centres de donn\u00e9es n\u00e9cessitera un changement de mentalit\u00e9. \u00ab En r\u00e9fl\u00e9chissant aux moyens d'acc\u00e9l\u00e9rer les applications d'aujourd'hui, il faut revenir aux bases de leur ex\u00e9cution, quels sont les ressources utilis\u00e9es, o\u00f9 le temps est d\u00e9pens\u00e9 \u00bb, explique Bolens. \u2013 Il faut \u00e9tudier le probl\u00e8me global que vous essayez de r\u00e9soudre. De nombreuses applications fonctionnant dans les centres de donn\u00e9es aujourd'hui se mettent \u00e0 l'\u00e9chelle en capturant une grande quantit\u00e9 de ressources. Prenons par exemple l'apprentissage automatique, qui utilise un nombre \u00e9norme de n\u0153uds de calcul. Mais en parlant d'acc\u00e9l\u00e9ration, il faut penser non seulement \u00e0 l'acc\u00e9l\u00e9ration des calculs, mais aussi \u00e0 l'acc\u00e9l\u00e9ration de l'infrastructure.<\/p>\n

Par exemple, dans les op\u00e9rations li\u00e9es \u00e0 l'apprentissage automatique que Bolens a \u00e9tudi\u00e9es en pratique, environ 50 % du temps est consacr\u00e9 \u00e0 la transmission des donn\u00e9es de part et d'autre entre des capacit\u00e9s de calcul dispers\u00e9es, et seulement la moiti\u00e9 restante du temps est consacr\u00e9e aux calculs eux-m\u00eames.<\/p>\n

\u00abC'est ici, je pense, que la FPGA peut aider, car nous pouvons optimiser \u00e0 la fois les aspects de calcul et les aspects de transmission de donn\u00e9es pour l'application. Et nous pouvons le faire \u00e0 la fois au niveau de l'infrastructure g\u00e9n\u00e9rale et au niveau de la puce. C'est l'un des grands avantages des FPGA, qui permettent de cr\u00e9er des r\u00e9seaux de communication adapt\u00e9s aux besoins sp\u00e9cifiques de l'application. En observant les sch\u00e9mas typiques de d\u00e9placement des donn\u00e9es dans des t\u00e2ches li\u00e9es \u00e0 l'intelligence artificielle, je ne vois pas la n\u00e9cessit\u00e9 d'une architecture complexe bas\u00e9e sur des commutateurs. On peut construire un r\u00e9seau avec un grand flux de donn\u00e9es. La m\u00eame chose s'applique aux t\u00e2ches de formation des r\u00e9seaux neuronaux : il est possible de construire un r\u00e9seau maill\u00e9 avec des tailles de paquets qui s'adaptent \u00e0 la t\u00e2che sp\u00e9cifique. Avec les FPGA, il est tr\u00e8s pr\u00e9cis\u00e9ment possible d'\u00e9chelonner et de personnaliser les protocoles de transmission de donn\u00e9es et la topologie du sch\u00e9ma pour une application sp\u00e9cifique. Et en ce qui concerne l'apprentissage automatique, il est \u00e9galement clair que nous n'avons pas besoin de nombres \u00e0 virgule flottante double pr\u00e9cision, et nous pouvons aussi adapter cela \u00bb.<\/p>\n

La diff\u00e9rence entre FPGA et CPU ou ASIC sp\u00e9cialis\u00e9s est que ces derniers sont programm\u00e9s lors de leur fabrication, et apr\u00e8s cela, vous ne pouvez plus reconsid\u00e9rer les types de donn\u00e9es calcul\u00e9es ou les \u00e9l\u00e9ments calcul\u00e9s, ni la nature du flux de donn\u00e9es traversant le dispositif. Les FPGA vous permettent de reconsid\u00e9rer si les conditions de travail changent.<\/p>\n

Dans le pass\u00e9, cet avantage co\u00fbtait cher, lorsque la programmation pour FPGA n'\u00e9tait pas pour les \u00e2mes sensibles. Il faut ouvrir les compilateurs pour FPGA afin qu'ils s'int\u00e8grent mieux avec les outils utilis\u00e9s par les programmeurs pour cr\u00e9er des applications de calcul parall\u00e8le pour CPU dans des langages comme C, C++ ou Python, et d\u00e9l\u00e9guer une partie du travail \u00e0 des biblioth\u00e8ques acc\u00e9l\u00e9rant les proc\u00e9dures sur FPGA. C'est ce que fait la pile pour l'apprentissage automatique Vitis, qui est \u00e0 la base de plateformes MO telles que Caffe et TensorFlow, et qui a des biblioth\u00e8ques pour ex\u00e9cuter des mod\u00e8les d'IA conventionnels ou ajouter des capacit\u00e9s FPGA \u00e0 des t\u00e2ches telles que le transcodage vid\u00e9o, la reconnaissance d'objets dans des vid\u00e9os, l'analyse de donn\u00e9es, la gestion des risques financiers, et toute biblioth\u00e8que tierce.<\/p>\n

Ce concept n'est pas tr\u00e8s diff\u00e9rent du projet CUDA de Nvidia, lanc\u00e9 il y a dix ans, qui transf\u00e8re les calculs parall\u00e8les vers des acc\u00e9l\u00e9rateurs GPU, ou de l'ensemble d'outils ROCm d'AMD, ou des promesses du projet Intel, OneAPI, qui doit fonctionner sur diff\u00e9rents CPU, GPU et FPGA.<\/p>\n

La question est de savoir comment tous ces outils seront reli\u00e9s ensemble, afin que quiconque puisse programmer un ensemble de capacit\u00e9s de calcul \u00e0 sa guise. C'est important car les FPGA sont devenus plus complexes, beaucoup plus complexes que n'importe quel CPU existant. Ils sont fabriqu\u00e9s avec les technologies de process les plus avanc\u00e9es et \u00e0 l'aide des technologies d'emballage de puces les plus modernes. Ils trouveront leur niche, car nous ne pouvons plus nous permettre de gaspiller du temps, de l'argent, de l'\u00e9nergie et de l'intellect - toutes ces ressources sont trop co\u00fbteuses.<\/p>\n

\u00ab Les FPGA offrent des avantages technologiques, dit Bolsens. - Et ce n'est pas juste une simple publicit\u00e9 concernant l'adaptabilit\u00e9 et la reconfigurabilit\u00e9. Dans toutes les applications critiques - apprentissage machine, analyse de graphes, trading haute fr\u00e9quence, etc. - ils ont la possibilit\u00e9 d'adapter non seulement le chemin de propagation des donn\u00e9es \u00e0 une t\u00e2che sp\u00e9cifique, mais aussi l'architecture de la m\u00e9moire - comment les donn\u00e9es se d\u00e9placent au sein de la puce. De plus, les FPGA disposent de beaucoup plus de m\u00e9moire que d'autres dispositifs. Il convient \u00e9galement de noter que si la t\u00e2che ne tient pas dans un seul FPGA, il est possible de la mettre \u00e0 l'\u00e9chelle sur plusieurs puces, sans rencontrer les inconv\u00e9nients qui vous attendent lors de la mise \u00e0 l'\u00e9chelle des t\u00e2ches sur plusieurs CPU ou GPU. \u00bb
\n
Source : habr.com<\/a><\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"

\u041d\u0435 \u043d\u0443\u0436\u043d\u043e \u0431\u044b\u0442\u044c \u0440\u0430\u0437\u0440\u0430\u0431\u043e\u0442\u0447\u0438\u043a\u043e\u043c \u0447\u0438\u043f\u043e\u0432, \u0447\u0442\u043e\u0431\u044b \u043f\u0440\u043e\u0433\u0440\u0430\u043c\u043c\u0438\u0440\u043e\u0432\u0430\u0442\u044c \u0434\u043b\u044f FPGA, \u043a\u0430\u043a \u043d\u0435 \u043d\u0443\u0436\u043d\u043e \u0431\u044b\u0442\u044c \u043f\u0440\u043e\u0433\u0440\u0430\u043c\u043c\u0438\u0441\u0442\u043e\u043c \u043d\u0430 \u0421++, \u0447\u0442\u043e\u0431\u044b \u043f\u0438\u0441\u0430\u0442\u044c \u043a\u043e\u0434 \u043d\u0430 Java. \u041e\u0434\u043d\u0430\u043a\u043e \u0432 \u043e\u0431\u043e\u0438\u0445 \u0441\u043b\u0443\u0447\u0430\u044f\u0445, \u0432\u0435\u0440\u043e\u044f\u0442\u043d\u043e, \u044d\u0442\u043e \u0431\u0443\u0434\u0435\u0442 \u043d\u0435 \u043b\u0438\u0448\u043d\u0438\u043c. \u0426\u0435\u043b\u044c \u043a\u043e\u043c\u043c\u0435\u0440\u0446\u0438\u0430\u043b\u0438\u0437\u0430\u0446\u0438\u0438 \u043e\u0431\u0435\u0438\u0445 \u0442\u0435\u0445\u043d\u043e\u043b\u043e\u0433\u0438\u0439, Java \u0438 FPGA, \u0432 \u0442\u043e\u043c, \u0447\u0442\u043e\u0431\u044b \u043e\u043f\u0440\u043e\u0432\u0435\u0440\u0433\u043d\u0443\u0442\u044c \u043f\u043e\u0441\u043b\u0435\u0434\u043d\u0435\u0435 \u0437\u0430\u044f\u0432\u043b\u0435\u043d\u0438\u0435. \u0425\u043e\u0440\u043e\u0448\u0438\u0435 \u043d\u043e\u0432\u043e\u0441\u0442\u0438 \u0434\u043b\u044f FPGA \u2013 \u0441 \u0438\u0441\u043f\u043e\u043b\u044c\u0437\u043e\u0432\u0430\u043d\u0438\u0435\u043c \u043f\u043e\u0434\u0445\u043e\u0434\u044f\u0449\u0438\u0445 \u0443\u0440\u043e\u0432\u043d\u0435\u0439 \u0430\u0431\u0441\u0442\u0440\u0430\u043a\u0446\u0438\u0438 \u0438 \u043d\u0430\u0431\u043e\u0440\u0430 […]<\/p>\n","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"author":1,"featured_media":56074,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[688],"tags":[],"class_list":["post-56073","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-administrirovanie"],"aioseo_notices":[],"aioseo_head":"\n\t\t\n\t\n\t\n\t\n\t\n\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\n","aioseo_head_json":{"title":"\ud83e\udd47L'in\u00e9vitabilit\u00e9 de l'int\u00e9gration des FPGA dans les data centers | ProHoster","description":"Il n'est pas n\u00e9cessaire d'\u00eatre un d\u00e9veloppeur de puces pour.","canonical_url":"https:\/\/prohoster.info\/fr\/blog\/administrirovanie\/neizbezhnost-proniknoveniya-fpga-v-data-tsentry","robots":"max-image-preview:large","keywords":"","webmasterTools":{"miscellaneous":""},"schema":null,"og:locale":"fr_FR","og:site_name":"ProHoster | \u041a\u0443\u043f\u0438\u0442\u044c \u043d\u0430\u0434\u0435\u0436\u043d\u044b\u0439 \u0445\u043e\u0441\u0442\u0438\u043d\u0433 \u0434\u043b\u044f \u0441\u0430\u0439\u0442\u043e\u0432 \u0441 \u0437\u0430\u0449\u0438\u0442\u043e\u0439 \u043e\u0442 DDoS, VPS VDS \u0441\u0435\u0440\u0432\u0435\u0440\u044b","og:type":"article","og:title":"\ud83e\udd47\u041d\u0435\u0438\u0437\u0431\u0435\u0436\u043d\u043e\u0441\u0442\u044c \u043f\u0440\u043e\u043d\u0438\u043a\u043d\u043e\u0432\u0435\u043d\u0438\u044f FPGA \u0432 \u0434\u0430\u0442\u0430-\u0446\u0435\u043d\u0442\u0440\u044b | ProHoster","og:description":"\u041d\u0435 \u043d\u0443\u0436\u043d\u043e \u0431\u044b\u0442\u044c \u0440\u0430\u0437\u0440\u0430\u0431\u043e\u0442\u0447\u0438\u043a\u043e\u043c \u0447\u0438\u043f\u043e\u0432, \u0447\u0442\u043e\u0431\u044b.","og:url":"https:\/\/prohoster.info\/fr\/blog\/administrirovanie\/neizbezhnost-proniknoveniya-fpga-v-data-tsentry","og:image":"https:\/\/prohoster.info\/wp-content\/uploads\/2021\/11\/logo-350.jpg","og:image:secure_url":"https:\/\/prohoster.info\/wp-content\/uploads\/2021\/11\/logo-350.jpg","og:image:width":350,"og:image:height":350,"article:published_time":"2020-02-03T21:00:00+00:00","article:modified_time":"2020-02-18T11:04:16+00:00","article:publisher":"https:\/\/www.facebook.com\/prohoster","article:author":"https:\/\/www.facebook.com\/prohoster"},"aioseo_meta_data":{"post_id":"56073","title":null,"description":null,"keywords":null,"keyphrases":null,"primary_term":null,"canonical_url":null,"og_title":null,"og_description":null,"og_object_type":"default","og_image_type":"default","og_image_url":null,"og_image_width":null,"og_image_height":null,"og_image_custom_url":null,"og_image_custom_fields":null,"og_video":null,"og_custom_url":null,"og_article_section":null,"og_article_tags":null,"twitter_use_og":false,"twitter_card":"default","twitter_image_type":"default","twitter_image_url":null,"twitter_image_custom_url":null,"twitter_image_custom_fields":null,"twitter_title":null,"twitter_description":null,"schema":{"blockGraphs":[],"customGraphs":[],"default":{"data":{"Article":[],"Course":[],"Dataset":[],"FAQPage":[],"Movie":[],"Person":[],"Product":[],"ProductReview":[],"Car":[],"Recipe":[],"Service":[],"SoftwareApplication":[],"WebPage":[]},"graphName":"","isEnabled":true},"graphs":[]},"schema_type":null,"schema_type_options":null,"pillar_content":false,"robots_default":true,"robots_noindex":false,"robots_noarchive":false,"robots_nosnippet":false,"robots_nofollow":false,"robots_noimageindex":false,"robots_noodp":false,"robots_notranslate":false,"robots_max_snippet":null,"robots_max_videopreview":null,"robots_max_imagepreview":"large","priority":null,"frequency":null,"local_seo":null,"seo_analyzer_scan_date":null,"breadcrumb_settings":null,"limit_modified_date":false,"reviewed_by":null,"ai":null,"created":"2021-02-28 19:31:43","updated":"2026-02-09 17:11:04","focus_keyword":null,"additional_keywords":null,"truseo_locale":null},"gt_translate_keys":[{"key":"link","format":"url"}],"_links":{"self":[{"href":"https:\/\/prohoster.info\/fr\/wp-json\/wp\/v2\/posts\/56073","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/prohoster.info\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/prohoster.info\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/prohoster.info\/fr\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/prohoster.info\/fr\/wp-json\/wp\/v2\/comments?post=56073"}],"version-history":[{"count":2,"href":"https:\/\/prohoster.info\/fr\/wp-json\/wp\/v2\/posts\/56073\/revisions"}],"predecessor-version":[{"id":164535,"href":"https:\/\/prohoster.info\/fr\/wp-json\/wp\/v2\/posts\/56073\/revisions\/164535"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/prohoster.info\/fr\/wp-json\/wp\/v2\/media\/56074"}],"wp:attachment":[{"href":"https:\/\/prohoster.info\/fr\/wp-json\/wp\/v2\/media?parent=56073"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/prohoster.info\/fr\/wp-json\/wp\/v2\/categories?post=56073"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/prohoster.info\/fr\/wp-json\/wp\/v2\/tags?post=56073"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}