{"id":73756,"date":"2020-03-11T20:42:30","date_gmt":"2020-03-11T17:42:30","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/lvi-novyj-klass-atak-na-mehanizm-spekulyativnogo-vypolneniya-v-cpu"},"modified":"2020-03-11T20:42:30","modified_gmt":"2020-03-11T17:42:30","slug":"lvi-novyj-klass-atak-na-mehanizm-spekulyativnogo-vypolneniya-v-cpu","status":"publish","type":"post","link":"https:\/\/prohoster.info\/fr\/blog\/news\/lvi-novyj-klass-atak-na-mehanizm-spekulyativnogo-vypolneniya-v-cpu","title":{"rendered":"LVI \u2014 une nouvelle classe d'attaques contre le m\u00e9canisme d'ex\u00e9cution sp\u00e9culative dans le CPU","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

Renseignements publi\u00e9s sur une nouvelle classe d'attaques<\/a><\/noindex> LVI (Load Value Injection,<\/a><\/noindex> CVE-2020-0551 ) sur le m\u00e9canisme d'ex\u00e9cution sp\u00e9culative dans les processeurs Intel, qui peuvent \u00eatre utilis\u00e9s pour provoquer une fuite de cl\u00e9s et de donn\u00e9es secr\u00e8tes des enclaves Intel SGX et d'autres processus.<\/a><\/noindex>Cette nouvelle classe d'attaques repose sur des manipulations des m\u00eames structures microarchitecturales que celles des attaques<\/p>\n

(Microarchitectural Data Sampling), MDS<\/a><\/noindex> Spectre et Meltdown . Cependant, les nouvelles attaques ne peuvent pas \u00eatre bloqu\u00e9es par les m\u00e9thodes de protection existantes contre Meltdown, Spectre, MDS et autres attaques similaires. Pour assurer une protection efficace contre LVI, des modifications mat\u00e9rielles doivent \u00eatre apport\u00e9es aux processeurs. La mise en \u0153uvre d'une protection logicielle, en ajoutant une instruction LFENCE apr\u00e8s chaque op\u00e9ration de chargement en m\u00e9moire et en rempla\u00e7ant l'instruction RET par POP, LFENCE et JMP, entra\u00eene des co\u00fbts trop \u00e9lev\u00e9s - selon les chercheurs, la protection logicielle compl\u00e8te entra\u00eenerait une baisse de performance allant de 2 \u00e0 19 fois.<\/a><\/noindex>. Cependant, les nouvelles attaques ne sont pas bloqu\u00e9es par les m\u00e9thodes de protection existantes contre Meltdown, Spectre, MDS et d'autres attaques similaires. Pour assurer une protection efficace contre le LVI, des modifications mat\u00e9rielles dans le CPU sont n\u00e9cessaires. Lorsque la protection est mise en place par logiciel, en ajoutant l'instruction LFENCE apr\u00e8s chaque op\u00e9ration de chargement depuis la m\u00e9moire et en rempla\u00e7ant l'instruction RET par POP, LFENCE et JMP, les frais g\u00e9n\u00e9raux deviennent trop importants \u2014 selon les chercheurs, la protection logicielle compl\u00e8te pourrait entra\u00eener une diminution des performances allant de 2 \u00e0 19 fois. <\/p>\n

a attribu\u00e9
\nLa soci\u00e9t\u00e9 Intel un niveau de danger mod\u00e9r\u00e9 \u00e0 ce probl\u00e8me (5.6 sur 10) et<\/a><\/noindex> a publi\u00e9 une mise \u00e0 jour du micrologiciel et un SDK pour l'environnement SGX, dans lequel elle a tent\u00e9 de bloquer l'attaque par contournement. Les m\u00e9thodes propos\u00e9es d'attaque ne sont actuellement applicables qu'aux processeurs Intel, mais il n'est pas exclu que LVI soit adapt\u00e9 \u00e0 d'autres processeurs susceptibles d'\u00eatre sujets aux attaques de type Meltdown.<\/a><\/noindex> Le probl\u00e8me a \u00e9t\u00e9 identifi\u00e9 en avril de l'ann\u00e9e derni\u00e8re par le chercheur Jo Van Bulck de l'Universit\u00e9 de Louvain, apr\u00e8s quoi, avec la participation de 9 chercheurs d'autres universit\u00e9s, cinq m\u00e9thodes de base pour effectuer des attaques ont \u00e9t\u00e9 d\u00e9velopp\u00e9es, chacune admettant l'existence de variantes plus sp\u00e9cifiques.<\/p>\n

Ind\u00e9pendamment, en f\u00e9vrier de cette ann\u00e9e, des chercheurs de la soci\u00e9t\u00e9 Bitdefender ont \u00e9galement d\u00e9tect\u00e9<\/a><\/noindex>l'une des variantes de l'attaque LVI et en ont inform\u00e9 Intel. Les variantes des attaques diff\u00e8rent par l'utilisation de diverses structures microarchitecturales, telles que le tampon de stockage (SB, Store Buffer), le tampon de remplissage (LFB, Line Fill Buffer), le tampon de commutation de contexte FPU et le cache de premier niveau (L1D), pr\u00e9c\u00e9demment utilis\u00e9s dans des attaques telles que Fallout<\/a><\/noindex> LazyFP ZombieLoad<\/a><\/noindex>, RIDL<\/a><\/noindex>, Foreshadow<\/a><\/noindex>, Foreshadow<\/a><\/noindex>, Pr\u00e9figur\u00e9<\/a><\/noindex> et Effondrement<\/a><\/noindex>.<\/p>\n

\"LVI<\/a><\/noindex><\/center><\/p>\n

La principale diff\u00e9rence<\/a><\/noindex> entre LVI et les attaques MDS est que MDS manipule la d\u00e9finition du contenu des structures microarchitecturales restantes dans le cache apr\u00e8s un traitement sp\u00e9culatif d'exceptions (fault) ou d'op\u00e9rations de chargement et de stockage, tandis que
\nles attaques LVI permettent d'injecter des donn\u00e9es de l'attaquant dans les structures microarchitecturales pour influencer l'ex\u00e9cution sp\u00e9culative ult\u00e9rieure du code de la victime. Gr\u00e2ce \u00e0 ces manipulations, l'attaquant peut extraire le contenu des structures de donn\u00e9es priv\u00e9es dans d'autres processus lors de l'ex\u00e9cution d'un certain code sur le c\u0153ur CPU cible.<\/p>\n

\"LVI<\/a><\/noindex><\/center><\/p>\n

Pour exploitation du probl\u00e8me<\/a><\/noindex> dans le code du processus victime doivent appara\u00eetre<\/a><\/noindex> des s\u00e9quences de code particuli\u00e8res (gadgets), dans lesquelles une valeur contr\u00f4l\u00e9e par l'attaquant est charg\u00e9e, et le chargement de cette valeur entra\u00eene la lev\u00e9e d'exceptions (fault, abort ou assist), qui rejettent le r\u00e9sultat et r\u00e9ex\u00e9cutent l'instruction. Lors du traitement de l'exception, une fen\u00eatre sp\u00e9culative se cr\u00e9e, durant laquelle des donn\u00e9es trait\u00e9es dans le gadget fuient. En particulier, le processeur commence \u00e0 ex\u00e9cuter en mode sp\u00e9culatif un morceau de code (gadget), puis d\u00e9termine que la pr\u00e9diction \u00e9tait incorrecte et annule les op\u00e9rations \u00e0 leur \u00e9tat initial, mais les donn\u00e9es trait\u00e9es pendant l'ex\u00e9cution sp\u00e9culative s'accumulent dans le cache L1D et les tampons microarchitecturaux et sont accessibles pour \u00eatre extraites au moyen de m\u00e9thodes connues de d\u00e9tection de donn\u00e9es r\u00e9siduelles par des canaux lat\u00e9raux.<\/p>\n

L'exception \u00ab assist \u00bb, contrairement \u00e0 \u00ab fault \u00bb, est trait\u00e9e \u00e0 l'int\u00e9rieur du processeur sans appel aux gestionnaires logiciels. Un assist peut survenir, par exemple, lorsqu'il est n\u00e9cessaire de mettre \u00e0 jour le bit A (Accessed) ou D (Dirty) dans la table de pages de m\u00e9moire. La principale difficult\u00e9 pour attaquer d'autres processus r\u00e9side dans la mani\u00e8re d'initier un assist en manipulant le processus de la victime. Actuellement, il n'existe pas de moyens fiables pour le faire, mais \u00e0 l'avenir, il est possible que des solutions soient trouv\u00e9es. La possibilit\u00e9 de lancer une attaque est pour l'instant confirm\u00e9e uniquement pour les enclaves Intel SGX, les autres sc\u00e9narios \u00e9tant th\u00e9oriques ou reproductibles dans des conditions synth\u00e9tiques (n\u00e9cessitant l'ajout de certains gadgets dans le code).<\/p>\n

\"LVI<\/a><\/noindex><\/center><\/p>\n

\"LVI<\/a><\/noindex><\/center><\/p>\n

Vecteurs d'attaques possibles :<\/p>\n