Yn 'e arsjitektuer fan x86-platfoarms binne twa trends ûntstien dy't elkoar oanfolje. Neffens ien ferzje moatte wy gean nei it yntegrearjen fan kompjûter- en kontrôleboarnen yn ien chip. De twadde oanpak befoarderet ferdieling fan ferantwurdlikheden: de prosessor is foarsjoen fan in hege-optreden bus dy't foarmet in perifeare scalable ekosysteem. It foarmet de basis fan de Intel C620 systeem logika topology foar hege-nivo platfoarms.
It fûnemintele ferskil fan 'e foarige Intel C610-chipset is de útwreiding fan it kommunikaasjekanaal tusken de prosessor en de perifeare apparaten opnommen yn' e PCH-chip troch it brûken fan PCIe-keppelings tegearre mei de tradisjonele DMI-bus.
Litte wy de ynnovaasjes fan 'e Intel Lewisburg-súdbrêge in tichterby besjen: hokker evolúsjonêre en revolúsjonêre oanpakken hawwe har foegen útwreide yn kommunikaasje mei processors?
Evolúsjonêre feroarings yn CPU-PCH kommunikaasje
As ûnderdiel fan 'e evolúsjonêre oanpak krige it haadkommunikaasjekanaal tusken de CPU en de súdbrêge, dat is de DMI (Direct Media Interface) bus, stipe foar de PCIe x4 Gen3-modus mei in prestaasjes fan 8.0 GT / S. Earder, yn 'e Intel C610 PCH, waard kommunikaasje tusken de prosessor en systeemlogika útfierd yn PCIe x4 Gen 2-modus op 5.0 GT / S-bânbreedte.
Ferliking fan systeem logika funksjonaliteit fan Intel C610 en C620
Tink derom dat dit subsysteem folle konservatyf is as de ynboude PCIe-poarten fan 'e prosessor, meast brûkt om GPU's en NVMe-skiven te ferbinen, wêr't PCIe 3.0 in lange tiid is brûkt en de oergong nei PCI Express Gen4 is pland.
Revolúsjonêre feroarings yn CPU-PCH kommunikaasje
Revolúsjonêre feroarings befetsje de tafoeging fan nije PCIe CPU-PCH kommunikaasje kanalen, neamd Oanfoljende Uplinks. Fysiek binne dit twa PCI Express-ports dy't wurkje yn PCIe x8 Gen3- en PCIe x16 Gen3-modi, beide 8.0 GT / S.
Foar ynteraksje tusken de CPU en Intel C620 PCH wurde 3 bussen brûkt: DMI en twa PCI Express-poarten
Wêrom wie it nedich om de besteande kommunikaasjetopology te feroarjen mei de Intel C620? As earste kinne maksimaal 4x 10GbE netwurkcontrollers mei RDMA-funksjonaliteit wurde yntegreare yn 'e PCH. Twadder binne de nije en rappere generaasje fan Intel QuickAssist Technology (QAT) coprocessors, dy't hardwarestipe leverje foar kompresje en fersifering, ferantwurdlik foar it fersiferjen fan netwurkferkear en útwikselingen mei it opslachsubsysteem. En as lêste, de "motor fan ynnovaasje" - , dy't allinich beskikber wêze sil foar OEM's.
Skalberens en fleksibiliteit
In wichtige eigenskip is de mooglikheid om opsjoneel te selektearjen net allinnich de PCH ferbining topology, mar ek de prioriteiten fan de ynterne boarnen fan de chip yn tagong ta hege-snelheid kommunikaasje kanalen mei de sintrale prosessor (processors). Derneist, yn 'e spesjale EPO (EndPoint Only Mode), wurdt de PCH-ferbining útfierd yn' e status fan in gewoane PCI Express-apparaat mei 10 GbE-boarnen en Intel QAT. Tagelyk binne de klassike DMI-ynterface, lykas ek in oantal Legacy-subsystemen, werjûn yn swart yn it diagram, útskeakele.
Ynterne arsjitektuer fan de Intel C620 PCH-chip
Yn teory makket dit it mooglik om mear as ien Intel C620 PCH-chip te brûken yn in systeem, skaalfergrutting fan 10 GbE en Intel QAT-funksjonaliteit om te foldwaan oan prestaasjeseasken. Tagelyk kinne Legacy-funksjes dy't allinich yn ien kopy nedich binne allinich ynskeakele wurde op ien fan 'e ynstalleare PCH-chips.
Dat, it lêste wurd yn ûntwerp sil hearre ta de platfoarmûntwikkelder, hanneljend op basis fan sawol technologyske as marketingfaktoaren yn oerienstimming mei de posisjonearring fan elk spesifyk produkt.
Boarne: www.habr.com