Google, yn gearwurking mei produksjebedriuwen SkyWater Technology en Efabless, hat in inisjatyf lansearre wêrtroch iepen hardware-ûntwikkelders de chips kinne meitsje dy't se fergees ûntwikkelje. It inisjatyf hat as doel om de ûntwikkeling fan iepen hardware te stimulearjen, de kosten te ferminderjen foar it ûntwikkeljen fan iepen projekten en de ynteraksje mei fabrikaazjeplanten te ferienfâldigjen. Mei tank oan it inisjatyf kin elkenien har eigen oanpaste chips begjinne te ûntwikkeljen sûnder bang te wêzen foar de hege kosten fan it produsearjen fan earste prototypen. Alle produksje-, ferpakkings- en ferstjoerkosten wurde dekt troch Google.
Oanfragen foar opname yn it fergese produksjeprogramma kinne ien kear yn 'e twa moannen yntsjinne wurde. De tichtstbye slot wurdt sletten op 8. juny, en de chips dy't slagge om te krijen yn it sil wêze klear op 30. augustus en stjoerd nei de skriuwers op 18. Oktober. Ut de yntsjinne oanfragen wurde 40 projekten selekteare (as de yntsjinne oanfragen minder binne dan 40, dan wurde allegearre dy't de korrektheidskontrôle hawwe trochjûn, yn produksje brocht). Op grûn fan 'e produksjeresultaten sil de ûntwikkelder 50 chips krije en 5 boards mei ynstalleare chips.
Oanfragen wurde allinich aksepteare fan projekten dy't folslein ferspraat binne ûnder iepen lisinsjes, net besunige troch oerienkomsten foar net-ûntsluting (NDA's) en net beheine de omfang fan gebrûk fan har produkten. Gegevens foar produksje moatte wurde oerdroegen yn GDSII-formaat, trochjaan de levere test set en wurde reprodusearre út de boarne design triemmen (dat wol sizze, yntsjinje in iepen boarne projekt, mar jo sille net by steat wêze om te yntsjinje in proprietêr ûntwerp foar produksje).
Om iepen chipûntwikkeling te ferienfâldigjen, binne de folgjende iepen boarne-ark beskikber:
- SkyWater PDK (Process Design Kit), in toolkit dy't it 130nm technyske proses (SKY130) beskriuwt dat wurdt brûkt by de SkyWater-fabryk en lit jo de ûntwerpbestannen tariede dy't nedich binne foar de produksje fan mikrocircuits.
- OpenLane is in set fan komponinten foar automatisearre konverzje fan RTL-sirkelûntwerp fan applikaasje-spesifike chips (ASIC's) yn it GDSII-formaat brûkt yn chipfabriken.
- XLS (Accelerated HW Synthesis) is in toolkit foar it synthesisearjen fan ûntwerpbestannen mei chiphardware dy't oerienkomme mei de levere beskriuwing op heech nivo fan 'e fereaske funksjonaliteit, ûntworpen yn' e styl fan softwareûntwikkeling.
- In set regels foar it Bazel-assemblagesysteem mei stipe foar iepen ark (Yosys, Verilator, OpenROAD) foar wurkjen mei hardwarebeskriuwingstalen (Verilog, VHDL, Chisel, nMigen).
- OpenROAD is in ramt foar it automatisearjen fan it ûntwikkelingsproses fan iepen boarne mikrocircuits.
- Verible is in set ark foar ûntwikkeling yn 'e Verilog-taal, ynklusyf in parser, styl opmaaksysteem en linter.
Boarne: opennet.ru